"디지털시스템설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템설계 디멀티플렉서 에이디테크놀로지 디지털 시스템 디통설 디지털통신 한국해양대 편입

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털시스템설계실습" 검색결과 141-160 / 1,555건

순차검출기와 32x8 sram verilog 설계

제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건 ... 을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트 ... 자리 16진수를 출력하기 위해 디코더를 설계한다,실습 내용실습결과논리식공통 음극 방식 7-세그먼트 디코더 진리표10진수입력(bcd[3:0])출력(fnd_data[7:0])bcd[3 ... 에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자리 16진수를 한 자리 7-세그먼트에 출력하고, 8비트의 슬라이드 스위치로 입력된 두

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되 ... 하는 우선순위 인코더를 설계해본다.실습 내용실습결과진리표 작성과Schematic설계입력출력d7d6d5d4d3d2d1d0a2a1a0V00000000xxx00*************00001 ... 었을 때 가각에 해당하는 인코딩 결과를 모두 출력된다는 것이다. 따라서 이번 실습에서는 두 개 이상의 입력이 ‘1’ 일 때 우선순위에 의해 하나의 입력에 대한 인코딩 결과를 출력

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 이론(1) Finite State Machine(FSM)- FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓 ... odeTestbenchPIN testbench 시뮬레이션 결과 설계한 Mealy Machine의 동작을 확인하는 모습- 디자인 설명(Mealy machine)① Line 38~41: [실습 0

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 전자제품에 사용할 목적으로 설계된 비메모리 반도체 칩이다. 앞선 Lab-01에서 디지털 설계에는 두 가지 방법, standard logic IC와 ASIC가 있다고 배웠 ... 힘들다는 것이다. 좁은 공간에 회로가 집적된 ASIC을 이용해야 규모가 큰 시스템을 설계할 수 있다.ASIC 방식에는 대표적으로 Full custom IC(ASIC이라 부르기도 함

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
크기비교기 verilog 설계

제목 - 크기비교기 설계실습 목적크기 비교기 회로는 두 수 중에서 한 수가 크고, 같고, 작다는 것을 결정하는 회로이다. 이 회로는 조합논리회로이며 두 수를 비교한다. 입력 a ... 와 b는 서로 상대적인 크기를 결정하여 a>b, a=b, a

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
클럭분주회로설계 verilog 설계

제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건 ... 에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
패리티체크 verilog 설계

제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1 ... ’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 홀수 ... 패리티 비트가 포함된 8비트를 입력받아 오류가 없으면 ‘0’을 출력하고, 오류가 발생하면 ‘1’을 출력하는 패리티 검사기를 Verilog로 설계하라.ParityCheck.vtb

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때마다 저장된 데이터를 1 ... 비트씩 이동시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습 ... 을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 ... 알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

1. 평생교육의 개념과 특성을 고려하여, 평생교육방법론이라는 학문에 대해 설명해 보십시오. (15점) 2. 성인학습자의 학습장애요인을 인지적, 신체적, 심리적 차원에서 분석하고, 성인학습의 특성을 감안하여 효과적으로 평생교육을 실시하기

배경에서, 교육 방법을 설계할 때는 가급적 핵심 개념을 명확히 구조화하고, 실제 사례나 실습을 통해 보다 직관적으로 학습할 수 있도록 구성해야 한다. 또한 짧은 시간 안에 학습 ... 에 학교라는 제도적 시스템 내부에서만 학습이 이루어졌던 상황을 넘어서, 모든 연령층과 다양한 상황에서 이루어지는 학습을 포괄한다는 점이 특징이다. 이는 개인의 삶 전반을 풍요 ... 를 아우른다. 이런 상황에서 평생교육방법론이 갖는 의미는 매우 크다. 개인과 집단에 따라 다양한 목적과 방식으로 설계되어야 하며, 학습자의 연령이나 경험, 직무, 사회·문화적 배경 등

방송통신대 | 5페이지 | 3,000원 | 등록일 2025.03.23 | 수정일 2025.03.28

다운로드 장바구니
전감산기 verilog 설계

제목전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야 한다. 그리고 감사 ... 한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.실습 내용실습결과논리식1. 전감산기 연산은 다음 식과 같다. 이 식은 Xi에서 Yi

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이 ... 들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit ... 제목Carry look ahead 가산기실습 목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

정보처리 정리

정보처리 정리* 용어 정리 *1. 자연어 처리, 자연어 처리 실습2. 정규표현식3. DB4. SQL5. API6. 디지털인문학자연어처리자연언어란 사람이 일상생활에서 의사소통 ... 는 관리가 수월하고 정확하고 가치있는 정보를 생성할 수 있다. 테이블의 관계를 잘 설계하는 작업이다.데이터베이스는 파일 시스템에서 발전된 것이다. 따라서 데이터베이스를 이해 ... 하는 것이다. 응용 분야로는 기계번역, 자동통역, 사람과 기계가 소통하는 분야, 텍스트 이해로 질의응답 시스템, 텍스트 요약, 웹 문서 검색 등이 있다.자연언어의 이해 방법은 다음

리포트 | 5페이지 | 1,000원 | 등록일 2024.01.16

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

디지털시스템설계 실습 결과보고서학번이름1. 실험 제목LED Controller DesignFPGA 7-Segment 구동 Design2. 실험목표(1) LED Controller ... 를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED ... 은 Top module의 것과 동일하다. Top module에서 입력받은 24MHz Clock으로 0부터 24M를 세는 1 sec counter를 설계하고 이를 이용하여 1 sec

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

여러분 학과 산업분야에서의 메타버스 발전현황과 이슈

배양2) 항공ICT? “MATLAB”을 통해 여러 공학분야의 시스템 해석 능력 배양3) IoT/RADAR? 항공레이더에 관한 이론과 실습 교육? 항공분야 전기 및 전자분야에 대한 ... 이론(항공기 전기장비, 전파, 안테나, 통신장치, 착륙 및 유도보조장치, 자장 항법 장치, 무선 원조 항법 장치, 자동비행 조종장치(AFCS), 비행관리시스템(FMS) 및 실습4 ... ) 항공통신? 대형 TV와 스크린을 이용한 아날로그/디지털통신실습, 항공전자기초실습, DSP실습, 마이크로프로세서 실습1) 항공/방산 산업군? 공기업 군한국공항공사, 인천공항공사

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2022.06.21

다운로드 장바구니
아주대학교 자동제어실험 1번 실험 / Quarc & Elvis 실습 / 과제보고서

/ 디지털 출력을 업데이트하는 기능을 한다. Digital Reader와 마찬가지로, 사진에 나와 있는 안경 모양 아이콘을 클릭하면 패널의 세팅을 조정할 수 있다.Pin SetDIO ... 1번 실험 과제보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 1. QUARC 및 ELVIS 실습1. 과제 내용실험에서 진행한 기능 이외 ... AnalyzerBode Analyzer는 피스파이스 등에서 Bode Plot을 분석할 때 사용하던 분석기와 비슷한 기능을 수행한다. 선형 설계 (EX : 전달함수)에서 이득 및 Phasor

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.03.06

다운로드 장바구니
결과보고서3-디지털통신2-Carrier Acquisition

는 실습 교육을 위해 만들어졌다. 직접 해봄으로써 통신의 개념에 대한 명확한 이해를 제공할 수 있다TIMS는 이중 렉 시스템으로 상단에는 최대 12개의 모듈이 들어갈 수 있 ... 디지털통신2 결과보고서-3차-[Carrier Acquisition]제출일학과조학번수업이름목 차1. 배경 이론 -------------------------------------- ... - p.32. 실험 장비 및 모듈 ------------------------------- p.53. 실습 과정 -------------------------------------

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

노인장기요양보험과 스마트 헬스케어의 융합 가능성

기반 보상체계 도입 → 질 높은 서비스 유도 2. 사용자 교육 강화 복지관·주민센터에서 ‘디지털 돌봄교실’ 운영 → 고령자 눈높이에 맞춘 실습 중심 교육 3. 민관협력 기술개발 ... 사 실시간 연계 → ‘디지털 장기요양 이력관리 시스템’ 개발 필요 Ⅶ. 결론 노인장기요양보험제도는 고령사회의 필수 복지제도이며, 스마트 헬스케어 기술은 이 제도의 혁신을 가능 ... . 추진의 제약 요인과 과제 1. 디지털 격차 2. 개인정보보호 문제 3. 제도 미비 및 인프라 부족 Ⅵ. 정책적 제언 1. 수가 반영 및 제도 연계 2. 사용자 교육 강화 3. 민관

리포트 | 5페이지 | 2,500원 | 등록일 2025.04.20

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기