"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로및설계" 검색결과 1,501-1,520 / 3,115건

드 모르간의 법칙

실험예비보고서 – 드 모르간의 법칙1. 실험 목적1) 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.2) 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소 ... ) Introduction to Logic and Computer Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명), Ch ... 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-3과 그림 3-4의 타이밍도에 기록한다.(1) 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
전기전자회로실험 가산기만들기

전기전자회로실험 - 실험 6. 논리조합회로의 설계 -논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법 을 익히 ... 고 don ’ t care 조건 을 다루는 예를 실습한다 . 조합논리회로의 설계의 실례로 덧셈기 ( 가산기 ) 의 회로 를 구현해 본다 . 반가산기와 전가산기의 기본동작 이해 및 실제 ... 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다 . 1. 개요논리게이트의 조합 조합논리회로는 0 과 1 두 상태중의 하나만을 갖는 여러 개의 논리변수 입력을 가지며 출력은 한

리포트 | 35페이지 | 2,000원 | 등록일 2012.11.01

다운로드 장바구니
판매자 표지

실험 15. 플립플롭의 기능 결과보고서

)1100.189V(=0)1115.072V / 4.215mV◇설계 및 고찰(1) 다음은 자동차 보안 시스템이다. lock 신호가 1인 상태에서 (L=1) 외부 진동(Vibration ... 결과보고서(실험 15. 플립플롭의 기능)정보통신공학부학번 : 2010044011이름 : 정 지 원◇실험목적- 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해 ... 한다.- D, JK 플립플롭의 동작을 이해한다.1. 다음 회로를 구성하여 A, Q의 관계를 진리표로 구성하고 래치의 기본동작을 설명하라.Q_nAQ_n+1000.1462V(=0

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
플립플롭과 카운터

실험 #9 결과 보고서1. 실험 제목플립플롭과 카운터2. 실험 목적? 순서논리회로의 기반이 되는 플립플롭의 동작 원리를 살펴보고 이해한다.? 카운터의 동작 원리를 살펴보고 이해 ... 한다.? 플립플롭과 카운터의 동작원리를 고찰하고 회로를 구성하여 실제의 동작을 확인한다.3. 실험 장비 및 재료? 전원 : +5V dc 전원? 계측기 : Oscilloscope ... , 74LS11, 74LS74, 74LS75, 74LS76, 3mm Ф 적색 투명 LED (4개)4. 실험절차 및 결과 분석1. 다음 그림 9.1의 회로를 구성하고, 실험에 의해 표

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

다운로드 장바구니
경성대 e-러닝 멀티미디어와 사진 (1주차 – 6주차)

도 빠름사칙 연산, 속도 느림프로그램불필요필요구성회로증폭회로논리 회로진행과정동시처리순서적, 단계적 처리용도특수용거의 제한 없음디지털 데이터의 단위Bit는 0과 1로 구성된 2진법 ... , 청각, 감각에 동시다발적으로 작용하여 정보를 표현하는 방법컨텐츠 및 기술중심적 정의1.컴퓨터통신공학자컴퓨터 데이터를 하나의 기계에서 다른 기계로 전송해주는 하드웨어로 정의2.오디오 ... 의 기회가 많았다.미술가의 지위가 향상되는 분위가 형성르네상스 시대의 예술1. 르네상스 시대의 건축2. 브루넬레스키(1400-1450) : 돔을 설계하고 세우는데 성공(피렌체두오모성당

시험자료 | 16페이지 | 2,500원 | 등록일 2017.07.13

다운로드 장바구니
실험1 프로젝트 전화번호입력 (2013년도 1학기)

Project[;실험(1)]디지털 논리회로전화번호 입력 시스템 구현(학번 입력 시스템)목 차......1.개 요……………………………………………32.소자특성 및 회로설계 ... 하다.2. 소자특성 및 회로설계처음구성은 JK Flip-Flop을 이용해 카운터를 제작하려고 했다. 하지만 그렇게 되면 기판에올라갈 IC의 숫자와 배선, 효율 등이 한참 떨어지 ... 들이 들어가게 된다.나. 회로설계회로설계는 가장 구조가 심플하게 하는 것이 용이하다. 회로도가 복잡해지면 소자사이에납땜하는 동안 쇼트가 발생할 확률이 높아지고 결선이 매끄럽지 못하

리포트 | 20페이지 | 2,000원 | 등록일 2014.07.08

다운로드 장바구니
[결과]실험1. Basic Gates

IC칩을 바꾸고 회로를 다시 설계하고 반복하였다. gate의 연결이 복잡할수록 선이 많이 필요해서 처음에 회로를 구성할 때 하나하나 신중하게 하는 습관이 필요한 것 같다. 또한 ... 1. Basic Gates1. 실험과정 및 결과?실험1.이번 실험은 2-input AND gate, 2-input OR gate, 2-input NAND gate, 2-input ... NOR gate를 이용하여 3-input gate로 구성하여 논리 연산이 제대로 되는지 확인하는 실험 이었다. gate들의 출력단자를 통해 LED를 연결하여 L1과 L2 논리 값

리포트 | 8페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

결정된다. 큰 커패시턴스는 천이 시간을 증가시킨다. 이것은 원하는 바가 아니기 때문에 논리 설계자가 커패시터를 논리 회로의 출력에 의도적으로 연결하는 일은 드물다. 그러나 부유 ... 1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. Logic levels & DC noise margins (논리 소자의 logic level 판정 방식V ... 하는 시간:VCC의 10%, 90% 값을 기준등가회로논리 회로의 출력이 한 상태에서 다른 상태로 변활 때 걸리는 시간을 천이시간(transition time)이라 ;부른다. 그림(a

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
CPU&RAM

었다.?▶ 성능 비교의 시작이자 끝, 아키텍처아키텍처란 컴퓨터 시스템의 기본 구조 및 설계 방식, 그리고 제조 공정까지 포함하는 개념으로서, 클럭 속도나 코어의 수, 캐시의 용량이 모두 ... -명령을 해독하고 산술논리연산이나 데이터 처리를 실행하는 장치.-컴퓨터의 두뇌 부분에 해당하며 중앙처리장치의 성능을 좌우하게 된다.-단어 그대로, 컴퓨터의 정중앙에서 모든 데이터 ... 서는 CPU라고 통일해 부르기로 한다).▣ CPU의 구성-컴퓨터의 본체가 되는 부분으로 연산회로ㆍ제어회로ㆍ레지스터(저항부)부로 이루어지고 컴퓨터 전체를 컨트롤하거나 데이터의 계산이나 대소

리포트 | 7페이지 | 2,000원 | 등록일 2016.06.20 | 수정일 2021.02.27

다운로드 장바구니
전전컴실험Ⅱ 06반 제09주 Lab#07 [FSM, Counter] 결과보고서

다. FSM는 디지털 논리에서 회로를 꾸미고자 할 때 중요하게 사용되는 방법중의 하나입니다. 주로 마이크로 프로세서 뿐만 아니라 디지털로 꾸밀수 있는 모든 회로들의 주요 콘트롤러 ... 실험을 통해 8bit counter를 이해 및 설계할 수 있는 능력을 키울 수 있었으며, BCD to EXCESS-3 CODE를 finite state machine을 이용 하 ... 다. Hypothesis(Expected results) of this Lab & Basis of the assumption ‥‥ 22. Materials & Methods (실험 장비 및

리포트 | 12페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
전전컴설계실험2-2주차예비

다.입력출력ABX000011101111(2)XOR Gate배타적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력 ... 하는 논리 회로이다.입력출력ABSC*************101(4)응용예제 전가산기가산 기능. 즉, 가수(added), Hyperlink "http://terms.naver.com ... 를 구현하는 것이다. 이때 디지털 회로의 전압이나 전류의 정확한 값이 중요하지 않고, High또는 Low의 값만 중요시 하기 때문에 상대적으로 설계하기 쉽다. 또한 아날로그 시스템

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
판매자 표지

전기공학실험 마이크로컨트롤러 발표 자료 PPT

된 집적회로 (IC) 소자 컴퓨터의 중앙처리장치 (CPU) 역할을 수행 레지스터라고 불리는 아주 작은 기억 소자를 이용하여 산술 및 논리연산 ( 덧셈 , 뺄셈 , 두 수의 비교 그리고 ... 시프트 등 ) 을 수행하도록 설계 . 단일 칩 또는 원 칩 마이크로컴퓨터 CPU, 기억장치 (RAM, ROM), 입출력장치 (I/O) 장치 등을 하나의 칩 에 내장한 직접회로 ... 마이크로 컨트롤러 - AVR -마이크로프로세서 VS 마이크로컨트롤러 1971 년 인텔에 의해 세계 최초로 8080 이 개발 연산 , 제어 및 레지스터 라는 임시 메모리로 구성

리포트 | 20페이지 | 2,000원 | 등록일 2014.05.27

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접 ... FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
결과보고서 // 1.오실로스코프의 사용법 2.리사주도형

1.오실로스코프의 사용법실험1.전압의 측정1)구형파측정프로브를 교정전압 출력단자에 꽂아 형광면에 구형파가 나타나게 한다.수직감도전환 손잡이와 수직감도 미조정 손잡이로 파형의 위치와 진폭을 조절하여 측정한다.2)정현파 측정함수발생기를 이용해 정현파형을 발생시키고 오실로스..

리포트 | 5페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
부울대수의정리

실험예비보고서 – 부울대수의 정리1. 실험 목적1) 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.2) 부울대수식을 이용한 논리회로의 간략화 및 ... Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명), Ch23) www.google.com image-searching ... 논리식 표현을 익힌다.3) 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.2. 기본 이론1849년 George Boole은 논리적 사고와 추론을 대수학적으로 표현

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
디지털 공학 및 실습 예비레포트(5주차)

에 논리 대수라고도 한다. 논리회로를 설계할 때, 부울대수를 이용하면 복잡한 논리회로를 정확하고 간결하게 표현할 수 있다.①부울대수의 기본 법칙교환법칙 – 교환법칙은 입력 순서 ... 디지털 공학 및 실습 예비레포트(5주차)1. 실험 제목 : 부울대수2. 실험 목표 : NOT, AND, OR Gate를 이용하여 NAND를 구성하여 회로이해도를 높인다.3. 실험 ... 기기 및 부품- Logic Lab Unit(ED 1006)- 회로시험기- IC 7400(Quad 2-input NAND)- IC 7402(Quad 2-input NOR)- IC

리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
Counter 응용 회로 설계

Counter 응용 회로 설계1. 설계 목적2. 관련 이론3. 회로도4. 소요 부품5. 역할 분담 및 제작 일정목 차설계 목적count 및 shift register 및 게이트 ... 7447 2개 3개 1개 7400 1개회로 설계유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 ... 토글스위치 저항 등등제작 일정관련 자료 수집관련 이론 연구회로도 제작부품 구입회로 결선회로 Test 및 문제점 분석보고서 작성결과 PPT 발표역할 분담최정도이지용오종욱자료 수집부품

리포트 | 16페이지 | 4,000원 | 등록일 2010.05.26

다운로드 장바구니
디지털시계 Term Project

디지털논리회로실험 Term Project디지털 시계전자공학과금요일 5조- 목 차-1.개 요2.Block diagram3.회로 및 Simulation 결과4.제작 결과 및 검토사항 ... 5.후 기6.참고문헌(1) 개요2005년 디지털 논리회로실험 Term Project의 주제를 디지털 시계로 정했다. 이 디지털 시계를 구현하기 위해 이번학기 실험에 사용한 한백전자 ... , 오른쪽부터면 오후) 시간조절부분은 부가적인 부차적 부분이라 생각되어 Block Diagram에는 넣지 않았다.(3) 회로 및 Simulation 결과(4)제작 결과 및 검토사항

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.02 | 수정일 2019.05.01

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차결과

디지털논리회로실험실험7. Finite State Machines담당교수 : 김 영 록제 출 일 : 2013. 11. 05.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Finite State Machines2. 실험 목적● Finite State Machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.● Mealy와 Moore State ... FSM을 설계하였다. 차이점은 D Flip-flop을 JK Flip-flop으로 바꾸어주었다는 점이다. 아래의 회로는 위의 D Flip-flop을 이용한 회로와 동일한 기능을 수행

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차결과

디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Multiplier Design2. 실험 목적● 4 bit 곱셈기를 설계한다.● 설계한 곱셈기를 구현하여 동작을 확인한다.3. 실험 내용 및 결과분석① 구조설계● Multiplier의 구조 ... register③ 테스트 및 시뮬레이션● 설계한 4-bit Multiplier를 Test하기 위하여 Data Unit과 Control Unit을 붙여주었다.▲ Control Unit

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니

이전10개 71 72 73 74 757677 78 79 80 다음10개

파워링크

신청하기