"Input capacitor"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

광운대 전자회로 555 timer 2stage cmos 이학전자 실험 전전설3 프로젝트 audio amplifier opamp 프로젝트 2 stage op amp 전자회로

판매자 표지는 다운로드시 포함되지 않습니다.

"Input capacitor" 검색결과 121-140 / 668건

판매자 표지

인하대 VLSI 설계 2주차 inverter

1. Inverter 회로의 개념: input이 0인 경우 output으로 1이 출력되고 input이 1이면 output으로 0을 출력하는 회로를 말한다.CMOS Inverter ... 의 경우 Input의 신호가 1(VDD=1.8V)일 때 output의 신호는 0(0V)으로, Input의 신호가 0일 때, output의 신호가 1로 입력과 반대로 출력값이 나옴 ... 차이가 있었다. 이러한 오차가 발생한 원인은 Magic Tool에서 추출한 netlist에는 기생 소자인Parasitic capacitor들이 포함되어 출력 값에 영향을 미치

리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

다운로드 장바구니
NMOS와 Cascaded Amplifier(Common Source, Source Follower) 설계

았을 때, 이 회로의 이득은 로 구할 수 있다. Channel length modulation효과를 무시()한다면 이다. 이 때 input및 output impedance를 구하 ... 은 줄어든다는 것을 알 수 있다.축퇴저항이 있는 경우 input/output impedance는 다음과 같다. eq \o\ac(□,2)CITATION Beh \p 354-359 \l ... 기 좋게 정리가 되어 있습니다.3. 이론에 기초하여 설계 조건을 바꿔가며 설계하였습니다.4. capacitor를 추가하여 Vin의 offset을 설정을 않하고 biasing

리포트 | 24페이지 | 5,000원 | 등록일 2021.06.13 | 수정일 2022.03.15

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 2주차 결과레포트 (A+자료)

Capacitor와 같은 소자를 사용한다면, 미분기와 적분기를 설계할 수 있다.위 그림의 (a)는 미분기, (b)는 적분기로서 동작할 수 있다. (a)의 회로를 s-domain ... 으로 변환한 후, 이득을 계산한다면 -R1C1s 이고, 이를 inverse transform한다면 Vout = -R1C1 dVin(t)/dt 로, input을 미분한 형태가 된다. (b ... )의 경우, Vout = -1/R1C1 로, input의 적분 형태가 된다.실험 결과 및 분석 (초록색 CH2가 입력, 노란색 CH1이 출력)[1] 연산증폭기 기초1) 반전 증폭기

리포트 | 18페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니
판매자 표지

[A+] 전자회로설계실습 6차 예비보고서

Capacitor 10uF : 3개3. 설계실습 계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계 Common Emitter Amplifier ... 의 수직축은 각각 몇 V/DIV로 설정할 것인가?100 kHz의 한 주기는 10 μs이므로 2.5 μs/DIV로 설정하면 4 주기를 관찰할 수 있어 적당하다.input을 CH1 ... , output을 CH2에 연결할 때input은 -9.64mV~9.62m의 범위이므로 CH1은 5mV/DIV가 적당하다output은 -1.075V~0.798V의 범위이므로 CH2는 0

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.21

다운로드 장바구니
전자회로실험 설계 결과보고서1 C 측정회로 설계 Capacitance Measurement Circuit

) Reactance meter나 Capacitor 측정기가 있으면 측정하면 된다.(2) 측정기가 없을 경우a. Capacitor를 이용하여 OSC나 Generator를 구성하여 발진 ... 주기를 측정하여 값을 구할 수 있다.b. Capacitor C를 이용한 Integrator를 사용하면, Capacitor에 일정한 전류 I를 흘려 줄 수 있고 출력 전압 V가V= ... - {I} over {C} t와 같이 구해진다.2) 건설적 방법(1) 발진 주기를 이용하고자 할 때는 회로에 Capacitor C가 1개만 포함된 회로가 편리하다 이러한 조건

리포트 | 8페이지 | 5,000원 | 등록일 2021.04.04

다운로드 장바구니
판매자 표지

[분반 1등], [A+], 중앙대학교 전자회로설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

Ω, 100 Ω, 1 kΩ, 10 kΩ, 100kΩ, 1 MΩ, 5%, 1/2 W: 2개Capacitor: 0.47 uF, 4.7 uF, 100 uF : 1개Variable ... op amp의 data sheet이다. input offset voltage는 평균적으로 1mV인 것을 알 수 있다. 또한 data sheet에서 Large signal ... 보다 더 정확한 방법이 있다면 제시한다.: OP Amp의 slew를 최소화하려면 회로를 integrator로 만들고 capacitor 주위에 저항을 추가하여 DC 전류가 흐를 수

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.25 | 수정일 2022.09.30

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 9주차

할 수 있었다.두 번째 실험에서는 펄스 파형의 Input 전압을 인가하여, 펄스 파형의 5V(High) 입력이 인가될 때에는 출력이 0V(Low)가 되고, 0V(Low) 입력이 인가 ... 있는데, 이는 Capacitor의 영향으로 판단되어 capacitor의 값을 0.15F로 조절해주며 조금 더 깔끔한 Inverter 출력을 얻을 수 있는지 확인해보

리포트 | 8페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
[부산대 이학전자실험] 9. AD633 IC를 이용한 mulitiplier 회로

은 회로를 구성하여라. Low pass filter의 cut off frequency가 5kHz가 되도록 저항 R과 축전기 C를 결정하여라.7. control input인 X1 ... 에 0.5V DC 전압을 공급한다.8. Y1의 frequency를 변화시키며 output A의 출력 파형을 관측하여라.9. control input인 X1에 1V DC 전압으로 변경

리포트 | 11페이지 | 1,000원 | 등록일 2024.01.05

다운로드 장바구니
설계실습2op amp의 특성측정 방법 및 integrator 설계

는 줄어든다. feedback 루트에 capacitor를 추가하여 서서히 상승, 하강하게 한다.IntegratorIntegrator 설계입력저항이 530Ω이며, 4Vpp의 1KHz 구형 ... . 그러면 이것은 offset voltage를 고려하지 않은 적분기 형태가 되고, 이 때의 파형은 직류성분을 볼 수 없다는 단점이 있다.그리고 가 너무 작으면 Capacitor ... 할 때의 파형을 제출한다.그림6. Offset-nulling단자를 이용한 회로 설계그림6과 같이 회로도를 구성하였다. 각각의 출력파형은 다음과 같다.(B)Input pulse의 크기

리포트 | 14페이지 | 1,000원 | 등록일 2021.07.29

다운로드 장바구니
학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [Oscillator Module]

으로서 부품의 비용을 줄일 수 있습니다.● 발진회로의 그림External(외부)쪽을 보시면 ‘Schmitt Trigger Input’을 볼 수 있습니다.Schmitt Trigger를 이용 ... -Capacitor (RC) with Fosc/4 output on OSC2/CLKOUT.: 저항과 콘덴서를 사용함으로서 오실레이터의 값이 엄청 쌉니다. 단점은 온도에 대한 편차 ... 가 생깁니다. 장난감과 같은 주파수의 정확성이 불필요한 제품에 주로 사용합니다.6. RCIO - External Resistor-Capacitor (RC) with I/O on OSC2

리포트 | 10페이지 | 3,000원 | 등록일 2020.11.01

다운로드 장바구니
판매자 표지

OP-amp 아날로그회로 설계 프로젝트 ppt

Matching 이 좋다 . [Disadvantages] 기생 소자에 민감하다 . 면적이 비트 수에 따라 기하급수적으로 증가한다 . = Split Capacitor 로 일부 해결 ... Capacitor Design spec C = 24fF 2C = 48fF 4C = 96fF 8C = 192fF Cx = 27.8fF Vref = 1VAnalog Circuit ... : CLK INPUT SIGNALAnalog Circuit Design Application DAC design Ⅲ DAC circuit design 1 -SimulationAnalog C}

리포트 | 34페이지 | 3,000원 | 등록일 2024.02.24

다운로드 장바구니
판매자 표지

AD633를 이용한 Analog Multiplier

방)1.아래와 같은 회로를 구성하여라. Low pass filter의 cut off frequency가 5kHz가 되도록 저항 R과 축전기 C를 결정하여라.2.control ... input인 X1에 0.5V DC 전압을 공급한다.3.Y1의 frequency를변화시키며 output A의 출력 파형을 관측하여라.4.control input인 X1에 1V DC 전압

리포트 | 13페이지 | 2,500원 | 등록일 2024.02.01

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 2_Op Amp의 특성측정 방법 및 Integrator 설계

를 최소화하려면 적분기의 capacitor 주위에 저항을 추가하여 DC에 전류가 흐를 수 있는 경로를 만들어 주면 어느정도 해결할 수 있다. 또한 식에 의해 slew rate는 주파수 ... 는 파형을 제출한다.i) 클 때ii) 적당할 때iii) 작을 때(B) Input pulse의 크기를 2V, 주파수를 250㎐로 설정하고 R==1㏀, C=0.47㎌로 설계하였을 때 입력

리포트 | 8페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

gain: ∞(2) bandwidth: ∞(3) slew rate : ∞(4) CMRR(Common-Mode Rejection Ratio): ∞(5) input impedance ... : ∞(6) input current: 0(7) input offset voltage: 0(8) output impedance: 0이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 ... , function generator, OP amp, multimeter, power supply, PSpice실험재료: bread board, resister, capacitor3. 실험방법

리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[예비보고서] Op Amp의 특성측정 방법 및 Integrator 설계

: 1대Op Amp : LM741CN : 3개Resistor : 51Ω, 100 Ω, 1k Ω, 10k Ω, 100k Ω, 1M Ω, 5%, 1/2 W : 2개Capacitor : 0 ... , op amp의 non-inverting input 단자에 offset voltage가 인가된다고 생각할 수 있고, Non-Inverting Amplifier의 이득에 대한 수식 ... 므로, 앞서 Op Amp의 Non-Inverting Input 단자에 직접 인가한 Offset voltage인 20 mV와 거의 일치함을 알 수 있다.3.2.2 센서의 출력을 적분하기

리포트 | 8페이지 | 1,000원 | 등록일 2022.06.30

다운로드 장바구니
판매자 표지

부산대 555timer 2 결과 보고서

트리거 인버터 게이트로 작동합니다.단안정 모드에서 출력 펄스는 캐패시터의 전압이 공급 전압의 23과 같을 때 종료됩니다. 출력 펄스 폭은 R 및 C의 값을 조정하여 특정 애플리케이션 ... circuit그림 9는 Vtrigger Input Voutput 의 관계를 나타낸다. Trigger와 연결된 스위치를 짧게 눌렀을 때 Output의 변화를 볼 수 있는데, 스위치를 누르기 전 ... 해 볼 수 있다.그림 10은 Vreset Input - Voutput 의 관계를 나타낸다. Reset에 연결된 스위치를 짧게 눌렀을 때 Output의 변화를 볼 수 있

리포트 | 10페이지 | 2,500원 | 등록일 2024.02.01

다운로드 장바구니
학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [Oscillator Module2]

시면 ‘Schmitt Trigger Input’을 볼 수 있습니다.Schmitt Trigger를 이용함으로서 잡음을 제거해줍니다.● Oscillator Module 종류 (정현파신호를 만들 ... 아집니다.HS에는 수십MHz 크리스탈이 필요합니다. 증폭도는 높습니다.5. RC - External Resistor-Capacitor (RC) with Fosc/4 output ... 사용합니다.6. RCIO - External Resistor-Capacitor (RC) with I/O on OSC2/CLKOUT5. Result ＆ Review.이번시간

리포트 | 9페이지 | 3,000원 | 등록일 2020.11.01

다운로드 장바구니
2. Op Amp의 특성측정방법 및 Integrator 설계 예비보고서 - [2021년도 전자회로설계실습 A+ 자료]

kΩ, 10kΩ, 100kΩ, 1MΩ, 5%, 1/2W 2개Capacitor : 0.47 uF, 4.7 uF 1개Variable Resistor 가변저항 20kΩ, 1/2 W 2개 ... Amp의 slew를 최소화하려면 적분기의 capacitor 주위에 저항을 추가하여 DC 전류가 흐를 수 있는 경로를 만들어 준다면 해결할 수 있다. 그리고 slew-rate가 높 ... , 작을 때 나타나는 파형을 제출한다.Rf=7kΩ일 때(클 때)Rf=700Ω(적당할 때)Rf=7Ω(작을때)(B) input pulse의 크기를 2V, 주파수를 250Hz로 설정

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.05

다운로드 장바구니
전압 스트레스와 맥동이 개선된 양극성 출력 전압을 갖는 LCCT Z-소스 DC-DC 컨버터 (LCCT Z-Source DC-DC Converter with the Bipolar Output Voltages for Improving the Voltage Stress and Ripple)

전력전자학회 박종기, 신연수, 정영국, 임영철

논문 | 12페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
판매자 표지

A+ 연세대학교 기초아날로그실험 12주차 결과레포트

를 식을 이용하면 저항 을 얻을 수 있다.정리하면 저항 축전기 은 각각의 값을 갖는 소자를 직접 사용하여 구현하였고 저항 은 저항 2개를 병렬 연결한 후 그것을 저항 2개와 저항 ... 에 따른 출력 전압을 측정한 결과는 다음과 같다.그림 SEQ 그림 \* ARABIC 2그림2에서 초록색 그래프(Analog Input 0, 이하 AI0)가 입력 전압 이고 하늘색 ... 그래프(Analog Input 1, 이하 AI1)가 출력 전압 이다. 두 그래프의 를 살펴보면 로 gain을 계산해보면 으로 우리가 목표로 했던 gain=100과 약 1.57

리포트 | 23페이지 | 2,000원 | 등록일 2023.07.03

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기