"기본논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로설계 hdl설계 기본 논리회로 컴활1급 필기 컴퓨터구조 기본논리게이트 실습11 and or not 논리게이트 실험

판매자 표지는 다운로드시 포함되지 않습니다.

"기본논리게이트" 검색결과 1,341-1,360 / 1,967건

[공학기술]CMOS VLSI 설계의 원리(6장)(H.E.Weste)

지역성 6.3 CMOS 칩 설계의 선택사항들 6.3.1 프로그램가능 논리 6.3.2 프로그램가능 논리 구조들 6.3.3 프로그램가능 상호연결 6.3.4 재프로그램가능 게이트어레이 ... 6.3.4.1 XILINX 프로그램가능 게이트어레이 6.3.4.2 Algotronix 6.3.4.3 동시(concurrent) 논리 6.3.5 게이트바다와 게이트어레이 설계6 ... 와 여러가지 논리게이트들을 추가한 구조QuickLogic 논리셀2개의 antifuse 구조로 되어 있어 입력패드, 출력패드,혹은 양방향패드로 동작하게 됨 ☞ VDD에 연결된 enable

리포트 | 20페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
가족, 재미, 사랑의 기업문화

을 운영하는 많은 구성원들의 역할과 관계 조율에 관심을 두었습니다. 예컨대 항공사업은 조종사, 승무원, 게이트 요원, 발권 담당직원, 수화물 담당직원, 객실 청소원, 연료 공급 직원 ... , 등 많은 구성원들의 협업으로 이루워집니다. 이들이 유기적인 상호협력을 이루어내면 항공 사업의 경쟁력도 높아지고 차별화된 가치도 창출할 수 있다는 것이 사우스웨스트의 기본방침입니다 ... . 이러한 고능률의 인간관계 덕분에 사우스웨스트는 게이트에서의 항공기 이착륙 준비 시간이 가장 짧을 뿐만 아니라, 비행기 지연 횟수, 고객들의 불만, 수화물 관리 부실 등이 가장

리포트 | 8페이지 | 1,000원 | 등록일 2011.02.23

다운로드 장바구니
공장혁신_FMEA_FTA

까지 원인과 인과관계를 논리게이트로 표현한 그림으로 나타낸 고장목(결함수)을 작성하고, 이에 의하여 시스템의 고장확률을 구함으로써 문제가 되는 부분을 찾아내어 시스템의 신뢰성을 평가개선 ... )의 상정▶순서4: 하위레벨의 논리기호에 의한 결합으로 고장목작성▶순서5: 기본사상인 최하위의 고장원인까지 고장목완성▶순서6: 정량적 평가를 위한 고장확률을 구함(최하위인 기본사상 ... (Fault tree)의 작성▶FT는 각종 사상(event)과 그것을 연결하는 논리게이트로써 구성된다.① 해석하려는 시스템의 최상위고장(top event), 즉 頂上사상(목표사상

리포트 | 7페이지 | 3,000원 | 등록일 2008.05.12 | 수정일 2023.01.10

다운로드 장바구니
[공학기술]디지털 논리회로 1,2,3장 예비보고서

제1장기본 논리게이트 (AND, OR, NOT)1. 실험목적기본 게이트 (AND, OR, NOT)의 동작특성을 이해하고, 이들을 응용할 수 있는 능력을 기른다.2. 관련이론 ... 되는 유니버셜 게이트인 NAND, NOR Gate의 기본 논리 동작 및 특성을 실험을 통하여 이해한다.2. 관련이론-NAND GateNAND Gate는 2개 이상의 입력과 1개 ... . 실험목적Exclusive-OR(XOR) 및 Exclusive-NOR(XNOR) 게이트의 기본 논리동작 및 특성을 실험을 통하여 이해하며 그 응용회로를 학습한다.2. 관련이론

리포트 | 36페이지 | 1,000원 | 등록일 2007.05.08

다운로드 장바구니
논리식의 간소화(불대수)_최강인증자료

복잡한 회로를 간단히 할만한 획기적인 방안은 없는가 ?왜왜LOGIC GATE3.정리1.설명2.문제풀이조합 논리 게이트불 대수의 기본 정리 불 대수의 표현 불 대수의 간소화종류별 ... 문제 풀이 및 해석내용 요약 및 정리 질의 및 응답오늘은…(1) 불 대수의 기본정리(1) 불 대수란?[★] 논리회로를 수학에서와 같이 대수식으로 표현한 것불대수의 “기본 정리 ... ') + xy'(z' + z) = x ' y + xy '(1) 불 대수의 기본정리표 암기요약 및 정리(2) 추가 암기 공식 check(3) 문제 풀어 볼 것(복습 하기)질문 답변관련 동영상 상영{nameOfApplication=Show}

리포트 | 25페이지 | 3,000원 | 등록일 2009.06.20

다운로드 장바구니
[반도체공정설계] Silvaco사의 T-CAD를 이용한 C-MOS Inverter설계 (CMOS Inverter)

이론1) CMOSCMOS란 Complementary Metal Oxide Semiconductor의 약자로 금속 산화막 반도체 라고 불린다. CMOS는 FET를 기본 소자로 하고 있 ... 형 반도체 채널과 n형 반도체 채널을 가진 두 개의 트랜지스터를 직렬로 연결해 증폭기 등의 아날로그 회로나 전자계산기 등의 디지털 논리회로를 구현할 수 있는 필수 단위 소자이다.3 ... ) MOSFET의 종류① Enhancement형 MOSFET드레인과 소스 사이에 채널이 형성되어 이지 않은 MOSFET으로 절연 게이트라고도 한다. 게이트에 전압이 없으면 소스-드레인

리포트 | 22페이지 | 1,000원 | 등록일 2010.06.12

다운로드 장바구니
[논리회로실험] CMOS회로의 전기적 특성(예비)

'일때의 토출전류IOL -출력핀이 'L'일때의 흡입전류PW -소비 전력tPD -전달 지연시간예 시(5) 스위칭 특성게이트에서는 입력신호가 들어온 후 출력신호가 나오기까지 약간의 시간 ... 이 걸립니다. 그 시간을 전달 지연시간이라고 부릅니다. 그리고 전달 지연 시간에 관한 전기적 특성을 스위칭 특성이라고 부릅니다.예를 들어 펄스 하나를 게이트 IC에 입력하는 경우 ... tfc)라고 합니다.(6) 정논리와 부논리, 엣지위 그림의 IC는 74LS138라는 TTL IC입니다. G2A와 G2B단자에 ○표시가 있습니다. 이는 해당 핀이 부논리에서 동작

리포트 | 12페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
가산기의 구조와 회로도

게이트로만 구성한 회로도4. 심볼A. 전가산기0. 전가산기란? 세 개의 입력 단자와 두개의 출력 단자를 갖고, 입력 신호의 합과 자리 올림 수를 출력 신호로 나타내는 논리회로1 ... 0000010100111001011101112. 문항 1의 출력 캐리 Co에 대한 논리식을 아래 논리회로에 부합되도록 바 꾸고, (가)에 논리 게이트 1개만을 사용하여 회로를 완성하시오. ... 로 가산기의 일부를 이루는 장치이다.1. 진리표입력출력xyCS0*************102. 부울 함수S = x'y + xy' = x ? yC = xy3. 회로도*회로도*기본

리포트 | 4페이지 | 1,000원 | 등록일 2007.11.13

다운로드 장바구니
Mos - FET 공통소스 증폭기 예비레포트

하고 있는 반도체를 구성하는 기본 단위이다. 바이폴라 트랜지스터와는 달리 디지털 논리회로의 스위치 소자로 사용되고 있다. 이들 구조는 이름과 같이 실리콘 서브스트레이트 위에 박막 ... 의 옥사이드 그 위에 메탈 성분의 게이트로 구성된 수직 구조를 가지고 있다. 게이트 양쪽에는 소스와 드레인이라는 단자를 가지고 하나의트랜지스터를 형성한다. 메탈 게이트와 실리콘 서브 ... 스트레이트 사이에는 쇼트키 접촉을 이루고 두 물질의 경계면에는 매우 큰 전위장벽이 있어 실리콘 서브스트레이트의 전하가 메탈 게이트로 이동하기 어렵다. 더우기 그 사이에는 옥사이드 절연물

리포트 | 4페이지 | 4,000원 | 등록일 2009.03.11

다운로드 장바구니
16Bit CLA layout 설계

구조로 구성된 Layout을 내보낼 수 있는 관계로 게이트의 논리변화는 최대한 주지 않다보니 각 cell의 크기는 크게 나오게 되었다. (LVS 에러는 magic tool에서 제공 ... Project #3 Carry Look-ahead Adder(4-bit BCLA 4개를 이용하여 16-bit CLA 설계)1. Carry Look_ahead Adder의 기본 ... Propagation function,,- Carry function2) Logic circuitAND, OR로 구성된 논리도를 transistor 개수의 간소화를 위해서 NAND

리포트 | 18페이지 | 2,000원 | 등록일 2011.06.17

다운로드 장바구니
함수발생기 설계

겠다시 기본논리게이트로 만들어야 한다. 이는 설계의 목적이 신호발생기에 있지 않고 팀 프로젝트 수행력을 키우는 것에 있음을 의미한다.- 앞으로는 ‘파형의 시간별 전압레벨을 출력 ... 수에서 논리게이트끼리 신호를 주고받다가 노이즈가 많이 발생하는 것을 알게 되었다. 노이즈는 논리게이트가 올바른 동작을 하지 못하도록 방해하여 안전성을 저해하며 출력신호를 신용할 수 ... *************. 요약- 본 논문에서는 저가에 내부구조도 단순한 신호발생기의 설계과정과 실제 제작에 관한 모든 내용을 수록하고 있다. 신호발생기는 크게 ‘기본클럭 발생부‘와 ’분주

리포트 | 16페이지 | 1,500원 | 등록일 2008.07.29

다운로드 장바구니
가감산기

가산기 및 감산기실험목적 기기 및 부품 이론 실험 절차 실험회로도 결과반가산기, 반감산기, 전가산기, 전감산기 의 기본원리를 이해한다. 가산기를 이용한 가감산 연산장치를 이해 ... 할 수 있도록 한다. 가산기를 통하여 논리회로의 구성능력을 키운다.실험 목적기기 및 부품디지털 회로실험 장치 ( Bread Board, LED, 피복전선, 직류전원공급장치..) AND ... 게이트(7408), OR 게이트(7432) NOT 게이트(7404), XOR 게이트(7486)반가산기 * 2변수에서 입력되는 한 자리의 비트를 덧셈하는 회로이며, 컴퓨터 내부

리포트 | 11페이지 | 1,500원 | 등록일 2007.10.30

다운로드 장바구니
[공학]래치 및 플립플롭

의 메모리 소자 플립플롭(Flip/Flop), 래치(Latch) 일반적인 메모리 소자 : RAM, ROM 등조합논리회로디지털 회로에서 게이트로 구성되어 단순하게 신호의 흐름에 따라 ... 에 동기되어 수행되는 회로 비동기식 : 입출력의 동기화를 위한 클럭을 사용하지 않는 회로 주어진 클럭에 관계없이 출력이 변회되는 논리 게이트에 의한 메모리의 구성 회로 내부의 상태 ... 를 기억하기 위한 저장 기능 과거의 출력값을 지속적으로 유지하기 위해 출력을 입력에 궤환 2개의 NAND 게이트나 NOR 게이트로 구성 NAND 게이트에 의한 메모리의 기본 구성* SR

리포트 | 12페이지 | 1,000원 | 등록일 2007.05.31

다운로드 장바구니
시프트레지스터 예비보고서

예비 보고서시프트 레지스터1.제목 : 시프트 레지스터2.목적 : 순서논리회로의 기본적인 으용회로가 되는 시프트 레지스터, 링 카운터 , 존슨 카운터, 의사 불규칙 이진수열 발생기 ... ), 펄스/구형파 발생기, D플리플롭 7474(2개), XOR 게이트 7486, 8비트 직렬 입력-병렬 출력 시프트 레지스터 74164, 4비트 만능 시피트 레지스터 741944 ... 으로 되돌리고 오실로스코프로의 논리 상태를 측정하여 표 1에 기록한다.(3) 클럭 펄스를 하나씩 트리거 시키면서 그 때마다 오실로스코프로의 논리 상태를 측정하여 표 1을 완성

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
TTL 소자들의 특성

TTL 소자들의 특성◎TTL의 기본개념- 오늘날 널리 보급된 디지털 논리 계열중의 하나는 TTL(transistor-transistor-logic)로서 TTL의 중요한 이점은 값 ... 의 trade-off를 개선하였으며, Schottky 베리어 다이오드를 사용하므로, S라는 기호가 사용되고 있다. 기본동작은 74시리즈와 같으나, 쇼트키 베리어 다이오드를 트랜지스터 ... Schottky)로 TI사가 개발하였다.○74L시리즈- 소비전력을 줄이기 위하여 속도를 희생한 것으로, 간단한 게이트에 대해서는 1/10의 소비전력에 1/4의 속도를 갖지만 보통은 1/10

리포트 | 4페이지 | 1,000원 | 등록일 2008.01.08

다운로드 장바구니
지능과 지능형 시스템, 지능과 지능형 교통체계(지능형 교통시스템), 지능과 지능형 에이전트, 지능과 지능형 서류프로젝트, 지능과 지능형 정보시스템, 지능과 지능적 정부,인공지능

한다. 컴퓨터가 언젠가 인간의 모든 것을 대신할 수 있다고 생각하는 인지과학자들에게는 모든 사유는, 더 나아가 모든 활동은 오직 논리적 계산 체제, 즉 알고리즘으로 환원될 수 있다는 기본 ... 와 Haase는 사용자가 웹브라우저를 통해 지능형 시스템들과 의사소통을 가능하게 하는 일종의 사용자 게이트웨이인 GenUA(Generic User Agent)를 개발하였다.Ⅲ. 지능

리포트 | 10페이지 | 5,000원 | 등록일 2013.04.26

다운로드 장바구니
기억소자(래치와 플립플롭) 회로

Latch : 쌍안정 상태를 갖는 소자R = Reset inputS = Set input기본 RS Latch 논리기호(NOR 게이트 사용)[표 1] RS 래치 진리치표 [표 2 ... ) (NAND 게이트 사용)※ 주의 1) NOR 게이트 사용할시 R, S 입력은 논리 HIGH 일 때 Enable 된다.2) NAND 게이트 사용할시 R, S 입력은 논리 LOW ... 일 때 Enable 된다.RACE 조건기본 RS Latch 입력이 둘 다 논리 HIGH 에 있다가 동시에 RS Latch 입력을 둘 다 논리 LOW로 SET 하면 RACE 조건

리포트 | 9페이지 | 1,000원 | 등록일 2007.10.19

다운로드 장바구니
Ch10. 플립 플롭

(quad 2-input NAND Gate)- 4개의 정 논리 NAND 게이트가 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘0’상태이 면 출력은‘1’이다. 두 입력 ... 은 평균 10nsec, 패키지당 소비전류는 평균 12mA이다.?TTL 7410(3-input NAND Gate)- 3개의 정 논리 NAND 게이트는 각각 독립적으로 동작한다. 각 ... PageCh10. 플립 플롭사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적(1) RS 플립 플롭의 기본 개념을 파악 하고 RS-Latch와의 차이점을 발견한다.(2) D

리포트 | 8페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
영재교육

기본법 제12조, 제19조의 규정에 따라 재능이 뛰어난 사람을 조기에 발굴하여 타고난 잠재력을 계발할 수 있도록 능력과 소질에 맞는 교육을 실시함으로써 개인의 자아실현을 도모 ... 아테네 상류층의 특권 – 수학, 논리학, 정치학 등을 배움 플라톤 사회계급 무시 지능과 신체발달에 따라 무료로 교육 르네상스 예술, 건축, 문학 쪽에 능한 사람에게 보상 고대중국 ... 공자 – 계급을 무시한 능력에 적합한 교육캘리포니아 표준고사 (CST) 지적 능력 + 집중력 + 창의성 세가지 분야에서 15% 이내에 들어야 함 게이트 (GATE) : 초등학교

리포트 | 22페이지 | 1,500원 | 등록일 2010.01.02

다운로드 장바구니
[논리회로실험] 플립플롭과 래치

1. 실험목적- 순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2. 관련이론 ... 또는S에 1을 가하면 출력이 1이되고 NOR 게이트는 이와반대로 1이 되므로 쉽게출력의 결과를 얻을 수 있다.NAND 게이트를 사용한 기본적인 RS 래치RS동작상태(Q)00부정 ... 1) RS 래치(RS-Latch)그림과 같이 2개의 입력을 가진 한 쌍의 NOR 게이트로구성되며 입력단자 R는 Reset, S는 Set의 첫 글자를 딴것으로, 출력을 각각 Q와 Q

리포트 | 3페이지 | 1,000원 | 등록일 2008.05.13

다운로드 장바구니

이전10개 63 64 65 66 676869 70 71 72 다음10개

파워링크

신청하기