"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 디지털회로실험 실험12 멀티플렉서 전전설2 디지털집적회로 텀프로젝트 and or not 게이트 인코더 디코더

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 1,241-1,260 / 2,328건

논리결과-6-래치와 플립플롭(Latch & Flip-Flop)

실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험결과실험 1) R-S F/F ... 상태SR(입력전의 값)(입력후의 값)00*************x001101101011111x실험 1은 R-S Flip Flop은 NAND gate 4개로 만들어 볼 수 있다. C ... )는 High를 출력하게 된다.실험 2) D F/F (Gate 이용)D(입력전의 값)(입력후의 값)000010101111입력출력DC(Clock)상태Q(t)Q‘(t)-0불변01Reset0111

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
[기초전기전자실험] 오실로스코프, 신호발생기 실험 보고서 <A+받은 보고서>

에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.▶ 함수발생기 이론 설명함수발생기(Function Generator)는 일명 ... 의 주파수 계측기능도 갖고 있다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로 ... 실험 6, 7 오실로스코프 / 신호발생기실험 보고서목 차1. 실험목적2. 실험관련 이론3. 실험과정 및 결과4. 결론 및 고찰5. 추가 이론1. 실험목적■ 실험1 - 오실로스코프

리포트 | 13페이지 | 2,500원 | 등록일 2016.01.03 | 수정일 2016.04.08

다운로드 장바구니
디지털실험및설계 예비4(카운터)

디지털 논리실험 및 설계#4 카운터 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 13조 :학번 :이름 :1. 실험 이론(1) 비동기식 카운트-업 카운터비동기식 카운터 ... -업은 입력 펄스의 수를 세어 올라가는 것을 나타낸다. 비동기식 카운트-업 카운터는 앞단의 출력 Q가 뒷단의 클럭 펄스 CLK으로 이용된다. 이 회로는 클럭에 따라 카운터를 하 ... 며 4비트-2진 카운터 이다.즉, 2진법으로 4비트까지 카운터를 할 수 있다. 여기서 회로를 좀 더 살펴보면 위에서 말한 것처럼 회로도의bar{Q}의 값의 뒤에 JK플립플롭의 CLK

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1 ... PostReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교 : 이 영 택

리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
논리회로실험 11주차 예비보고서

는 상태 출력이다.산술논리 연산장치(Arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈과 같은 산술연산과 배타적 논리합, 논리곱과 같은 논리연산을 계산하는 디지털 회로이 ... 요소를 익힌다.- ALU의 작동 원리를 실험을 통해 익힌다.2. 기본이론? ALU의 개요대부분의 컴퓨터의 동작은 산술논리장치가 처리한다. 산술논리장치는 프로세서 레지스터로부터 데이터 ... 에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리장치에 의해 통제 된다.? ALU의 구성요소ALU는 ‘전가산기’(직렬연결 시 1

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
디지털실험 12예비 쉬프트 레지스터

디지털 실험 예비보고서실험 12. 쉬프트 레지스터실험 목적1. 쉬프트 레지스터의 구조와 동작원리를 이해한다.2. 쉬프트 레지스터를 이용한 카운터의 동작을 이해한다.실험 이론플립 ... 하면 어차피 한쪽 and가 작동할 때 다른 쉬프트일 때 장동하는 and의 출력은 0이므로 각각 쉬프트 논리에 영향을 줄 것 같지는 않으므로 동작할 것 같기도 하다.실험 준비물SN ... 7404, SN7474, SN7476, SN74164전원공급기, 오실로스코프, 함수발생기실험방법1. SN7474를 이용하여 회로를 구성하고 저장값을 0으로 만든후 1011의 입력

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
아주대 논회실 실험1 예비보고서

서 드 모르간의 법칙이라고 한다. 전기, 전자 공학적으로는 논리 회로에서 응용되기도 하는데, AND 연산과 OR 연산을 이용한다.이렇게 나타내며 사용된다.3. 실험부품1) 5V 전압원 ... 1. 실험목적1) Logic gates의 이해2) Logic 회로 구성 법칙의 이해3) Boolean equation의 이해4) De Morgan의 법칙 이해2. 실험이론1 ... gate들이 있다.Digital signal로 읽고 출력하며 (0&1), (false&true), (high&low)로 나타내준다.2) Logic 회로 구성 법칙의 이해(a) AND

리포트 | 3페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 것을 알 수 있다.3. 고찰ALU를 설계해 보았다. ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리 동작을 하는 디지털 회로이다. ... 를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
디지털실험 8 결과 실험 8. CMOS-TLL interface

디지털 실험 결과보고서실험 8. CMOS-TLL interface실험 결과실험 1의 회로이다. CMOS NOR소자이다. 소자의 동작 범위를 보기 위한 실험이다.소자가 제대로 동작 ... 다. 실험 5의 회로에 뒷부분만 추가하면 만들어 진다.결과로 (1)번과 (4)번을 비교하기 위한 사진. 1이 NOR되서 0이되고 그 0이 다기 NOT되서 1이 되는 것을 보면 논리동작 ... .2V4.2V0의 회로를 구성하고, V _{DD}(핀 14번)를 +10[V]로 연결하고, 입력값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.실험 2의 회로이

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
실험2 제07주 Lab05 Pre Mux & DMux & BCD

는 전형적인 Combinational Circuit이었다. 이번 실험을 통해 조합 논리 회로의 성질에 대해 다시 한번 알아볼 수 있었던 값진 실험이 될 것이다.5. Reference Hyperlink http://club.uos.ac.kr - 제 7주차 강의교안 ... of this Lab출력이 오로지 입력에 의해 영향을 받는 조합 논리 회로(Combinational Circuit) 중 Multiplexer와 Decoder, 그리고 BCD to ... Excess-3 Code Converter를 설계, 제작함으로써 조합 논리 회로의 성질을 이해할 수 있다.2) Essential background for this Lab⦁ 2

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate ... 하였다.Results경우의 수가 너무 많아 3개의 실험 결과만 첨부하면 다음과 같다.Only Input A1 = 1Input A1에 해당하는 bus switch 4만 올릴 경우, Sum

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

은 디지털 논리 회로 실험에서 가장 많이 사용하는 기본 Peripheral로 구성하였다. BreadBoard를 탑재하여 장비의 기본 peripheral 이외의 다양한 회로를 실험 ... 자 등을 통해 시각적으로 확인하면서 회로를 만들 수 있는 장점이 있다.(3) HBE-Combo II-SE(가) HBE-Combo II-SE 장비는 FPGA를 이용한 디지털 논리회로 ... 설계하여 실습을 위한 장치로, 디지털 논리회로에서 많이 사용하는 스위치, LED, FND(FND), Character LCD와 같은 주변 장치를 위주로 구성하여 장비의 크기

리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
디지털 시스템 실험 7-Segment 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 ... 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4 ... 자리(0~15)로 출력하는 회로이다.1. 4bit Binary-to-BCD Convertor 구현BCD-to-7Segment Decoder를 구현하기에 앞서 2진수를 BCD 코드

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
Up/Down 카운터 예비보고서

실험 제목 Up/Down 카운터실험 목적증계수, 감계수 및 증/감계수의 논리를 이해한다.관련이론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정이 출력 ... 을 실행 할 수있다. Up/Down 카운터실험방법 & 시뮬 & 시뮬해석(1) 회로를 구성하고 DCBA = 1111로 세트시킨 후 클럭을 가하여 상태표를 작성하라. DCBA ... = 0000까지 계수한 후에는 어떤 상태로 변하는가?회로도시뮬 결과시뮬 분석실험1번 의 경우 Q바의 값이 다음 플립플롭의 클럭으로 들어가는 다운 카운터의 회로를 설계해 보는 것이다. 위

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
아주대학교 논리회로실험Basic Gates결과

논리회로 실험 결과보고서실험1.Basic Gates 결과보고서1.실험의 결과실험1) 3-input AND gate 구성-회로를 구성하고, 출력결과를 토대로 Truth table ... Truth table을 작성하라.truth tableINPUTOUTPUTABXYZ000000111110101111012. 실험에 대한 고찰이번 실험은 논리회로실험에서 쓰이는 가장 기본적인 ... 사용하기도 했다. 이번 실험을 통해 기초적인 논리회로를 구성할 수 있게 됐다. 기본적인 게이트들에 대해서도 이해할 수 있게 됐다.추가 적으로 De Morgan의 법칙과 PULL

리포트 | 8페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계결과보고서

실험의 핵심으로서 edge triggered flip flop은 게이트 상호간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화 ... .Positive edge triggered master-slave D flip flop의 Digital 회로도를 구현.(진리표 및 time analysis 작성)3.TTL chip 을 이용 ... 한 회로도를 설계한다.4. 구성된 회로도가 진리표 대로 작동이 되는지 입력에 따른 결과값을 예상하여 본다.5. 실험을 통해 동작 결과를 검증해 본다.6. 실험 결과를 바탕으로 결과

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
실험2 부호기(결과)

결과 보고서(조합논리회로 1:부호기)학과: 컴퓨터정보통신공학과학번: B389074이름: 조선우8조결과값입력출력BAD _{3}D _{2}D _{1}D _{0}표 1 2-to-4

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
기본 논리 게이트와 그 응용

부품- 디지털 실험 장치 - 직류전원 공급장치(DC power supply)- 회로실험기(Tester) - 오실로스코프 - 가변저항 10kΩ- TTL 7404(Hex Inberter ... 사전보고서제출일학과전자공학과조학번조원이름성명Ch. 1 기본 논리 게이트와 그 응용1. 실험목적- AND, OR, NOT 게이트의 동작 특성을 이해한다.- 조합 논리 게이트의 구성 ... 에서 출력전압을 측정하면?입력을 개방시키면 논리 “1”을 나타낸다. 따라서 출력전압은 5[V]이다.그림 1-8과 같은 NOT 게이트 회로 결선을 하고 가변저항 10[kΩ]을 조정하여 표

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

1) 실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기 (substractor)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... 이 된다.)Full Adder (전가산기)논리게이트를 이용하여 2개의 비트 와 자리올림C _{i`n`} 을 더해 SumC _{out}을 표현하는 회로를 구성한다.반가산기 회로 2개 ... 에게 빌려준 1(전단계에서는 1+1에 해당) 고려한 두 비트의 뺄셈을 수행하는 논리회로를 구성한다.빌림수 입력을 취급하기 위해 변수 A,B에 추가로 C의 입력이 한 개 필요하다.반

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
디지털실험 3결과 2비트 전가산기

디지털실험 결과보고서실험 3. 2비트 전가산기실험 결과1.다음 회로를 구성하고 진리표를 작성하라실험 1의 반가산기를 구성한 회로이다. 입력 A, B를 XOR한 것이 출력 S ... 아서 다음에는 AND-OR의 2단만 NAND-NAND로 바꿔 보았다.두 회로 모두 결과는 전가산기 결과와 같다.이번 실험은 가산기와 감산기의 원리를 이해하고 그것을 이용한 논리회로 구성능력을 키우는 실험이었다. ... 상황이 만들어 지게 된다.실험 2. 전가산기 회로를 구성하고 진리표를 작성하라3.반감산기 회로를 구성하고 진리표를 작성하라.실험 3번의 회로를 구성한 사진이다. NOT 게이트 하나

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니

이전10개 58 59 60 61 626364 65 66 67 다음10개

파워링크

신청하기