"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로및설계" 검색결과 1,241-1,260 / 3,112건

[대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... 할 수 있다.●74181 ALU의 동작74181은 산술 및 논리연산기능을 하나의 칩 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 ‘H’일 경우 논리연산을 수행 ... 를 전가산기라 하며, 3개의 입력과 2개의 출력을 가진다.③산술논리 연산장치(ALU)●산술논리 연산장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
현대건설 합격 자기소개서

프로젝트로 앞서 배운 논리소자와 FPGA를 이용하여 도어락의 H/W 및 S/W를 설계했습니다.- 전자회로 : 다이오드, 트랜지스터, OP amp 등 기본적인 반도체소자의 동작원리 ... 위한 OP amp를 이용한 회로를 설계했습니다.- 전력전자 : 단상 및 3상의 정류기, 컨버터, 인버터 등 전력변환소자에 대해 배웠고, 텀 프로젝트로 Boost Converter ... - 전기전자공학실험 : 디지털논리회로에서 배운 논리소자의 특성을 이용하여 회로를 구성하고, 오실로스코프, 멀티미터 등의 계측기를 이용해 확인해 보는 실험을 주로 수행했습니다. 텀

자기소개서 | 3페이지 | 3,000원 | 등록일 2015.10.23 | 수정일 2015.10.24

다운로드 장바구니
컴퓨터활용능력 1급 필기 중 *컴퓨터 일반* 필기자료

컴퓨터 일반 2강컴퓨터 역사, 프로그램 내장방식, 컴퓨터의 세대별 특징, 집적회로(IC)@컴퓨터의 역사1642 파스칼의 톱니바퀴- 라이프니츠의 승산기- 바베지의 차분기관, 해석 ... , 일괄처리제 2세대 1950 중반트랜지스터 (TR)us소프트웨어 중심, 운영체제도입다중프로그래밍다중처리시스템(CPU)온라인 실시간 처리제 3세대 1960 중반집적회로 (IC)ns ... 시분할 처리OMR, OCR, MICR경영정보시스템 도입제 4세대 1970 중반고밀도 집적회로 (LSI)ps분산 처리개인용 컴퓨터 등장마이크로프로세서 개발제 5세대 1980 중반이후

시험자료 | 28페이지 | 2,500원 | 등록일 2018.12.27

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표카운터, 클럭 분주기의 동작 원리를 이해하고 이를 이용하여 1Hz 8비트 존슨 카운터와 링 카운터 ... 을 눌렀을 시 오른쪽 끝의 LED만 점등된 것을 확인할 수 있었다.결과적으로 분주기 및 카운터의 동작이 알맞게 설계된 것을 실험을 통해 확인하였다.(2) 조원2의 고찰8비트 존슨 카운터 ... 를 설계한다. 작성한 소스코드를 바탕으로 RoV-Lab3000을 이용하여 설계한 카운터의 실제 하드웨어 동작을 확인한다. 최종적으로 작성한 소스코드와 실제 하드웨어 동작이 일치

리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 3. 가산기 & 감산기실험목적 ... REPORT(예비보고서)교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... . 윤리의식과 문화적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력

리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
판매자 표지

피스파이스를 이용한 8bit 가산기 설계(vlsi 텀프로젝트)

논리 기호이다.[그림2.5] 반가산기를 이용한 전가산기 회로 및 전가산기 논리기호가산기 회로는 반가산기와 전가산기를 이용한 직렬 가산기와 병렬 가산기 회로가 있다.앞서 설명한 반가산 ... 및 임무 분담2. 관련 이론2.1. 반가산기2.2. 전가산기 및 8비트 가산기3. 설계 과정(Netlist)3.1. 반가산기 설계3.2. 전가산기 설계3.3. 8비트 전가산기 설계 ... . 응답시간에 따른 시뮬레이션5. Schematic & Layout6. 결론 및 고찰1. 서론1.1. 설계 목표- MOSFET을 이용해 8비트 가산기를 설계할 수 있다.

리포트 | 30페이지 | 10,000원 | 등록일 2015.06.23 | 수정일 2015.09.07

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... 모터 Twitch GEC( 세라믹 부저 ) 그밖에 설계에 필요한 부품 및 재료는 DE2 보드에 장착되어 있고 추가 부품이 필요 하여 자체적으로 구해서 사용함 .5. 작품 동작6 ... 버스 하차 시스템 최종 발표 1 조목차 1. 작품 목적 ( 설명 ) 2. 블록도 (RTL Viewer 세부 회로도 ) 3. 소스 코드 4. 부품 5. 작품 동작 . 6 . 응용

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니
디지털 로직 실험 D래치와 D플립플롭

로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 사용 부품적색 LED녹색 LED7486 4조 ... ombinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있 ... 플립플롭조건실제 결선오실로스코프 출력 파형지연된 클럭신호클럭 지연회로 연결 상태에서 Q 출력 신호클럭 지연회로 연결 상태에서 O 출력 신호4. 데이터 및 관찰 내용클럭 지연 회로

리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
Verilog HDL

에 의한 회로 생성과 설계 변경이 용이설계의 질 향상우수하고 광범위한 하드웨어 기술 능력, 상위 수준의 설계 가능다양한 설계기법의 검색에 의한 최적화 도달선택적 최적화 기법을 이용 ... 한 합성 설계특정 설계기술이나 공정과 무관한 설계특정 ASIC 제조업체 및 구현기술과 무관한 설계 가능동일한 HDL 설계의 다른 라이브러리 이용한 합성신속한 하드웨어 원형 ... 화 (prototyping) 가능낮은 설계 비용상위레벨 설계도구의 사용에 따른 설계 생산성 향상설계기간의 단축에 따른 설계비용의 감소설계자산의 재사용에 의한 설계비용의 감소표준 HDL 및 사용

리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
전자공학과 디지털 회로 및 실험설계 텀프로젝트 간이 전압계입니다.

을 측정 할 수 있는 간이 전압계2. 제작 동기디지털회로 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트, 여러 가지 플립플롭, 멀티플렉서, 디멀티플렉서, FND, 카운터 등 ... 디지털회로 실험 및 설계Term Project 최종 보고서학 과 : 전자공학과과 목 : 디지털회로 실험 및 설계팀 원 :담당교수 :보고서 제출일 : 2015년 6 월 7 일목차1 ... 었고 작품구상에 들어가게 되었다.3. 팀원 구성 및 역할학 과이름역 할전자공학과임종호회로구성 및 납땜, 외관전자공학과김정호외관 담당전자공학과신현재부품조달 및 정보검색4. 사용부품

리포트 | 9페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

다운로드 장바구니
디지털 로직 실험 멀티플렉서를 이용한 조합 논리

실험 12 멀티플렉서를 이용한 조합 논리1. 실험 목표□ 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.□ N-입력 멀티플렉서를 사용하여 2N개의 입력을 갖 ... 부터 멀티플렉서 회로도와 Pspice를 이용해 설계한시뮬레이션 회로도, 왼쪽은 실제 결선 사진이다.5. 평가 및 복습 문제1) 74151A를 사용하여 무효 BCD 코드 검출기를 설계 ... 하여라. 회로를 구성하고 모든 가능한 입력을 점검하여 회로를 테스트하여라.4. 데이터 및 관찰 내용입력 사진입력출력데이터 신호로의 연결A2A1B2B1X00001bar{B _{1

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
토비스 연구개발 회로 설계 필기 합격자소서 입니다. 합격당시 취업상태로 면접은 참여하지 않았습니다. 서류는 넣은 후 한참 뒤에 합격 연락 왔습니다.

고 싶은 저는 아날로그 학부 연구생 활동을 마친 후, 전공 공부를 하고, 반도체 설계 산업기사를 취득하였습니다. 전자회로, 논리회로를 자발적으로 복습하였고, 졸업 후에는 상공회의소 ... 한 것, 공동의 목표 등 제게 주어진 것들에 대해 멈추지 않고 집중하여 노력할 것입니다.지원업무와 관련한 자신의 강점 및 경험아날로그 회로 연구실에서 1년간 학부연구생을 수행 ... 하면서 회로 설계를 한 경험이 있습니다. 스마트폰에 들어가는 적외선 빛 감지 센서의 설계를 하였습니다. ASIC 설계는 다소 어려웠지만 단계별로 수행하였습니다. 원하는 기능에 필요한 s

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

다운로드 장바구니
(예) 18. 비동기카운터

디지털 논리 회로 실험예비 레포트실험18 비동기 카운터실험18. 비동기 카운터실험의 목적업/다운 비동기 카운터 설계 및 분석카운터의 모듈러스 변경IC카운터의 사용과 카운트 시퀀스 ... 에서는 카운터에서 실제 논리 출력을 얻어내는 방법을 변경할 때 어떤 일이일어나는 지를 살펴볼 것이다. 논리 값을 각 플립플롭의 다른 쪽 출력으로부터 읽을경우 그림의 회로와 같이 구성 ... 들 사이의 시간 관계를결정하는 것이 필요하다. 실험실에 논리 분석기가 있다면 카운터로부터 데이터를 획득하기 위해 이 장비를 사용할 수 있다. 기본적인 논리 분석기는 다중 채널

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
GPIO 입출력제어 예비보고서

의 감소로 제품의 가격이 저렴해지고 개발시간이 감소됨(복잡도 가 크지 않을 경우에는 개별 논리회로에 의하는 편이 더 경제적.)? 융통성이 커서 기능 변경이나 확장에 용이.(프로그램 ... 128이다.(2) HBE-MCU-Multi 장비의 모듈 구성① MCU Module Zone: MCU 및 CPLD(Complex Programmable Logic Device: 복합 ... 성과 구조적 특성을 지니는 논리 블록을 이용한 복합 프로그램 가능 논리 소자) Module 장착.② 56mm*45mm Module Zone: LED, FND(7 segment LED

리포트 | 25페이지 | 1,000원 | 등록일 2017.04.02

다운로드 장바구니
논리회로설계실험_라인트레이서_프로젝트_결과보고서

논리회로설계 실험 설계프로젝트라인트레이서1. 실험 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 수행 ... 하였다. 순차회로에서 수행한 내용들이 linetracer를 구현하는데 많이 사용되었으며 분주기 설정, finite state machine 설계 등이 있었다. 또한 VHDL로 작성된 코드 ... 를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 bit 파일이 아닌 mcs 파일을 PROM 설계

리포트 | 9페이지 | 6,000원 | 등록일 2018.01.10

다운로드 장바구니
LG전자 하반기 HE사업부 하드웨어직무 합격자소서

과 현장실무는 분명한 차이가 있습니다.따라서 저는 입사한 이후 신입 S/W교육을 열심히 이수하여 부족한 소프트웨어 역량을 키워나갈 것입니다. 그와 동시에 실무에서 회로설계 및 해석 ... 과제로 적외선감지센서를 이용한 화재경보기를 설계한 적이 있습니다. 지금까지 배운 회로를 바탕으로 새로운 센서를 연동시켜 팀의 아이디어를 구현해나갈때 굉장히 큰 보람을 느꼈으며 좋 ... 은 성적도 받을 수 있었습니다. 따라서 저는 회로설계경험과 역량을 바탕으로 HE사업본부에 기여할 수 있다고 생각합니다.저의 강점은 새로운 지식을 배우기를 즐기며 성장의 발판으로 삼

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.12.29

다운로드 장바구니
디지털 시스템 실험 RAM(Random Access Memory) 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목RAM(Random Access Memory)실험목표1. 16×4RAM(Random Access ... Memory)를 설계한다.2. 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.배경지식1. RAM(Random Access Memory)RAM은 사용자의 프로그램이나 데이터를 기입 ... 이 있는데, 내부회로가 Flip-flop으로 이루어져 있으면 SRAM(Static RAM)이라 하고, Capacitor와 MOSFET로 이루어져 있으면 DRAM(Dynamic RAM

리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... switch 0 을 위로 올리면 출력되게 된다.5. 설계 이론1) FPGA 보드에 대한 이론: FPGA 보드에 대한 그림 및 Block diagram2) FPGA 보드의 확장 연결 ... 어 그 때 reset 버튼을 누르면 둘 다 1의 값을 가지게 되어 clear 단자가 작동한다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트

리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

)< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 나아가 1-bit comparator와 4-bit comparator를 설계해보고 장치로 직접 확인해보았다. 또 연산회로들이 구성되기 위해서는 여러 개의 gate 성질이 포함 ... 된다는 하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로

리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니

이전10개 58 59 60 61 626364 65 66 67 다음10개

파워링크

신청하기