"and게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 논리게이트 and or not clk de2보드 fpga and or 실험 디지털논리설계 전전설3 nand게이트 and게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"and게이트" 검색결과 1,201-1,220 / 5,145건

전자회로실험1 8주차 결보

.1381이로부터 Vt, k, ro값을 추정해보면 다음과 같다.vgVtkro3V무의미4V3.3V0.0445옴5V3.0V0.0920.2옴토의소자 문턱 전압의 측정&소자 전도도 변수의 측정 ... 은 트랜지스터의 동장과 어떠한 관계가 있는가?- 게이트전압이 문턱전압 이상일 때, 드레인전압과 게이트전압의 사이의 차이와 문턱전압의 크기관계에 따라 triode region과 s ... aturation region을 결정하게 된다.4. 트랜지스터의 문턱 전압이 0.7V일 때, 게이트 전압이 2V이고 드레인 전압이 1.5V라면 트랜지스터의 동작 영역은 무엇인가?- VG - Vt = 1.3V이고 이는 VD보다 작으므로 saturation region이다.

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
압축기설계 보고서-화공유체역학설계과제

=1" http://sulbimall.com/product/detail.html?product_no=570&cate_no=71&display_group=1-게이트 밸브 ... 의 대기압의 장치로 공기가 공급된다. 공급 관의 내경은 40 mm이다. 이 공급 배관에 90o 엘보우가 10 개, 완전히 열린 게이트 밸브 3 개, wide open angle ... .257*, q=0.0314 , , , u=24.99-관의 조건90 엘보우가 10개, 완전히 열린 게이트 밸브 3개, wide open angle valve 1개Figure 2

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2019.03.15 | 수정일 2022.06.20

다운로드 장바구니
가산기와 감산기

1)AND, OR, 그리고 XOR 게이트를 이용한 전가산기입력출력ABCSC _{0}0*************1101110111결과실험2)AND, OR그리고 XOR게이트 전감산기

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2019.06.25

다운로드 장바구니
Logic 연산과 gates 결과보고서

해 주었다.AND 연산규칙에는 하나만 거짓이어도 그 결과는 거짓이기 때문에 OR 게이트에 비해 참이 굉장히 적었다.4.45. IC NOT GATEAB = NOT ANOT (NOT A ... )101011NOT 게이트는 AND OR를 포함해서 기본적인 연산 게이트이다 이후 나오는 NAND NOR같은 경우는 이 연산게이트를 변형한 것이다실험 결과에서 나오듯이 말그대로 입력 ... 과 반대되는 결과가 나오게된다2개의 인버터 게이트를 연속해서 연결할때는 부정에 부정을 해서 처음 입력값이 나오게 된다.6. NOR with OR and inverterABC

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2018.06.07

다운로드 장바구니
회로실험I 예비보고서 - 반가산기와 전가산기

에 가산을 할 수 있는 회로- 두 개의 반가산기와 1개의 OR 게이트로 구성예비과제(1) 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.(2) 전가산기의 출력이 S = A?B?Ci 임을 진리표를 사용하여 확인하여라. ... 000011101111 ( Carry = 1 )반가산기(Half Adder)- Exclusive-OR 게이트는 1/4가산기라고도 불림- 두 개의 2진수 A와 B를 더하면, 그 합 S

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

of this LabISE 시뮬레이션을 이용하여 simulation Run time을 설정하여 원하는 파형을 출력하는 것이다. 이번 실험에서는 AND 게이트와 Half adder ... hemetic으로 들어가서 half adder를 xor과 and 게이트의 병렬로 만들어 준다.3) half adder를 wizard를 통해 실제 핀과 형체가있는 half adder 심볼 ... 로 바꾼다.4) half adder 심볼 2개와 하나의 or게이트로 full adder를 설계를 한다.5)3)and gate의 각 포트별로 포트 핀 번호를 입력해준다.4

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털공학실험 (기본논리회로 및 비교기)

1대- 약간의 랩핑 와이어 - 스트리퍼 1개 (2) 실험내용실험① AND게이트 구성 실험 ... 1. 실험 목표- 기본 논리게이트의 특성을 알고 이를 응용하여 Breadboard에 구성하는 방법을 익힌다.- 비교기의 원리에 대해 알고 실험을 통해 확인한다.2. 관련 이론(1 ... , 7404, 7432, 7486 의 내부 회로도 - IC 7400 = 최대 4개의 NAND 게이트로 구성 - IC 7402 = 최대 4개의 NOR 게이트로 구성 - IC

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
디지털로직실험 7장 부울 법칙과 드모르간의 정리

4조 2-입력 OR게이트4069 6조 인버터4081 4조 2-입력 AND게이트LED 1개4조 DIP 스위치1.0 ㏀ 저항 4개0.1 ㎌ 커패시터 3개● 실험 순서그림 7-11

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

의 문법? ModuleVerilog의 모듈은 설계를 위한 기본 단위가 된다. 다음과 같은 형태를 가진다.module ( 포트목록 );...endmodule예) 3개의 AND 게이트 ... 의 목적Verilog HDL은 하드웨어 설계자가 저수준(게이트. 스위치)뿐만 아니라 고수준(설계, 동작)까지 설계를 할 수 있도록 허용하며 이는 VLSI(Very Large ... 단위의 연산자는 다음과 같다.연산자의미&비트 AND|비트 OR~비트 NOT^비트 XOR^~, ~^비트 XNOR? 하위 모듈 호출특정한 기능을 하는 블록 또는 반복해서 사용

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
T-cad를 이용한 소자의 특성 변경과 분석

의 게이트나 LDD구조 등 발전된 구조가 아닌 기본적인 NMOS의 구조로 설계를 진행하였다.그림1. T-CAD로 설계한 NMOS구조(ref.model)MOSFET을 특성 파라미터는 문 ... }그래프, 접합깊이(x _{j}), 균일한 박막에서 저항의 척도인 면저항(R _{S})를 관찰하고자 한다. 기판 농도의 변화, 게이트 옥사이드 두께의 변화, 채널의 길이 변화, 게이트 ... 의 농레인 전압은 감소하였다. gate oxide의 두께를 증가시켰을 경우에는 기판과 게이트가 멀어져 소수캐리어를 끌어오기 위해 더 큰 전계 효과가 필요하므로 문턱 전압이 증가

Non-Ai HUMAN
| 리포트 | 115페이지 | 5,000원 | 등록일 2020.04.29 | 수정일 2024.08.06

다운로드 장바구니
실험 1 프로젝트 - 전화번호 입력

flop의 CLK 부분이 Ground 상태에서 Push 순간 5v가 들어가서 And 게이트에 얻어져 있던 1이 나오게 되어 LED 2에 불이 들어오면서 한편 Segment는 9 ... Flip flop과 OR 게이트를 사용해서 회로를 구성하고, 그 결과가 0 ~ 3까지이므로 7447의 Input A, B에 00, 01, 10, 11이 입력 되도록 앞선 회로와 연결 ... 으로 데이터 플립플롭이라고도 한다. D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한 쪽에 NOT 게이트를 삽입시킨 것이다. 따라서 양쪽의 NAND 게이트에는 항상 상반되는 입력

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
[결과레포트] JK Flip-flop과 클락 생성

JK Flip-flop과 클락 생성실험내용1. JK-Flip-flop의 동작형태를 파악하기 위해 이번 실험을 진행 하였다. AND와 NOR 게이트, NAND게이트 만을 이용 ... 다음상태에서는 Q = 1, Q’ = 0이 된다2. NE555타이머를 이용하여 R1, R2, C값을 조정하여 원하는 주파수를 갖는 클럭을 만들었다.실험결과1-1). AND, NOR ... 게이트로 JK-Flip-Flop만들기J,K=0,0 초깃값인 0을 유지한다. J,K=0,1 이면 Q = 0 리셋(reset)된다.J,K=1,0 Q=1 셋(set)된다. J,K=1,1

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.05.05

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서9-4-bit Adder 회로 설계

74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 : 5개OR gate 74HC32 : 5개XOR gate ... 의 입력값에 의해서만 결정되는 회로이다. 정보를 기억하는 회로를 가지고 있지 않은 게이트들의 집합이다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 및 구현

VHDL 및 실습카운터 설계 및 시뮬레이션1.서론 및 배경이론(1) SR-F/FSR플립플롭의 회로는 다음과 같이 NAND게이트 두 개로 이루어져있다. /SET에 0 /RESET ... 에 1을 입력하면 NAND게이트는 입력이 하나라도 0일 경우 출력이 1이기 때문에 Q는1 /Q는 0이 출력된다. 이 값이 다른 값으로 변할 때 까지 남아있어 플립플롭의 저장값이 된다 ... 게이트 4개로 이루어져 있다. SR플립플롭과 달리 CK에 의해 값을 전달한다. CK가 0일 때는 값을 전달하지 않고 high,즉 1일 때 SR플립플롭으로 값을 반전시켜서 전달

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
멀티플렉서와 디멀티플렉서

멀티플렉서는 복호기와 비슷한 구조를 가지기 때문에 복호기를 디멀티플렉서로 이용할 수 있다.MUX를 사용한 AND 게이트와 OR 게이트의 구현선택선S_1`및S_0`를 논리함수의 입력 ... 으로 사용할 때, MUX의 출력이 AND 게이트처럼 동작하도록I_0`,I_1`,I_2`, 그리고I_3`을 1 또는 0으로 적절히 세팅할 수 있다.S_1`S_0`O`0 00 11 01 ... .4. 실험기자재 및 부품4.1 사용기기- 디지털 멀티미터- 함수발생기- 전원공급기4.2 사용부품- TTL 게이트- 74LS1535. 실험방법 및 순서5.1 실험 예비 보고를 바탕

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... 의미&비트 AND|비트 OR~비트 NOT^비트 XOR^~, ~^비트 XNOR● Verilog HDL의 설계방식우선 HDL(Hardware Description Languages

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
다낭 여행 계획

치는 40cm(폭),55cm(길이),20cm(높이)로 제한- 체크인 카운터 마감 시간 : 1시간 전- 탑승게이트 : 출발 30분전 시작~15분전 마감 2018.07.17① 출발 ... (06:20)② 아침 식사 & 간식거리 구매③ 비행기 탑승 10:05 → 12:10 7C2955④ 공항에서 유심 구매 & 소액환전 (공항 시세 : 100$에 2290k이상, 절대 돈 ... - 입장료 : 40k, 엘리베이터 편도 : 15k- 제일 큰 동굴(⑩)은 꼭 가보기!- ⑪근처 헤븐게이트는 사진 찍기 좋음- ⑤는 경치가 좋으나 힘든 코스- ⑮는 추가요금, 엘베타기

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.11.05

다운로드 장바구니
식중독의 정의 및 레스토랑의 위생관리 문건

음식점 노마(Noma)3) 미국 시애틀 소재 노스게이트 이탈리안 레스토랑 마마 스토르티니4) 미국 캘리포니아주 산호세 지역 멕시칸 ‘마리스코스 산 후세’ 레스토랑5) 벤쿠버 ... "http://news.naver.com/main/read.nhn?mode=LSD&mid=sec&sid1=101&oid=020&aid=0000019688" http://news ... .naver.com/main/read.nhn?mode=LSD&mid=sec&sid1=101&oid=020&aid=0000019688 광주광역시 서구 광천동 신세계백화점 참고문헌

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2020.06.17 | 수정일 2022.06.23

다운로드 장바구니
결과보고서(6 멀티플렉서)

-입력 MUX의 데이터 선택 진리표회로는 위와 같은 원리가 적용되도록 NOT, AND 게이트를 통해 데이터 선택선 입력에 따른 입력 데이터(D _{0}~D_{ 3})가 각각 선택 ... 되어 나오게 하고, OR게이트를 통해 실험 시 결론적으로 선택되어 출력되었는지를 확인할 수 있게 구성된 것이다.실험결과, 먼저 아무 입력이 없을 때는 출력도 없었다. 두 번 ... /멀티플렉서의 가장 유용한 응용 예는 SOP 형태의 논리함수를 구현하는 것이라 할 수 있다. 이 방법을 사용하면 여러 개의 게이트를 멀티플렉서 하나로 대치할 수 있으며, IC 수

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
실험12 JFET 특성 및 바이어스 회로

가 반도체 막대로부터 흘러나오는 쪽의 전극을 드레인(D : drain)이라 한다.*JFET 동작 특성- JFET의 실제적인 동작은 D~S 사이를 흐르는 드레인 전류 ID가 게이트 전압V ... _{GS}에 의해서 제어된다.- 게이트 접합이 역바이어스가 되도록 게이트 전압(V _{GS}＜0)을 인가한다.- 역바이어스된V _{GS}가 증가하면 공간 전하층은 더욱 넓어져서 ... , 도전통로인 채널폭은 더욱 좁아진다.- 게이트 전압V _{GS}를 변화시키면 공간전하층의 폭이 변화하고, 따라서 채널폭이 변화되어 D～S 사이의 전기전도도가 변화한다.- ｜V

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.07.25

다운로드 장바구니

이전10개 56 57 58 59 606162 63 64 65 다음10개

파워링크

신청하기