"기본논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로설계 hdl설계 기본 논리회로 컴활1급 필기 컴퓨터구조 기본논리게이트 실습11 and or not 논리게이트 실험

판매자 표지는 다운로드시 포함되지 않습니다.

"기본논리게이트" 검색결과 1,201-1,220 / 1,967건

7-segment를 이용한 게임만들기 계획서

업무담당자추진 일정1주차2주차3주차4주차17 segment , 게이트 기본분석모든 팀원2수행 계획서 작성허유현3제작에 필요한 물품목록 산출이완상4게임 기본회로 작성한인석5게임 제작 ... / 목표디지털 논리장치의 기초적인 처리를 이해한다.2 - 117-segment와 74LS47을 이용하여 디지털 논리회로를 구현한다.디지털 논리회로를 이용하여 간단한 게임을 구현 ... 을 사용할 수 있다)논리회로실험 시간에 배운 IC를 사용한다.가능한 한 최소화해서 일부 IC를 사용한다.수업시간에 배운 내용을 반영해야 한다.3 - 11

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.29

다운로드 장바구니
곱하기회로(2by3) 설계 자료입니다.

논리회로 설계설계 목표 개념 블록도 회로도 추가 기능 사용된 gate의 개수 소요 부품 설계 일정 회로 시현두 개의 2진수 n과 m이 다음과 같이 주어져 있다. 00₂≤ n ... ≤ 11₂ 000₂≤ m ≤ 101₂ 이 때 그 곱을 십진수 형태로 seven-segment LED 상에 표시하자. NAND 게이트와 NOT 게이트만을 사용해서 설계를 한다. 게이트 ... Input3 bit Input2 bit Input이번 설계과제에서 요구 하는 기본적인 연산을 구현하는 대에는 NAND gate 26개, NOT gate 7개가 사용 되었습니다. 이후 추가

리포트 | 13페이지 | 2,000원 | 등록일 2009.10.14

다운로드 장바구니
[기말고사 핵심 요약] - 정보시스템 개론- 양정식,함유근 공역(한경사)

이야말로 윤리의 기본★윤리에 대한 일반적 프레임워크1.윤리적 이슈 인식2.사실 확인3.대안 평가4.판단 및 평가5.행동하기와 판단의 결과에 대한 반성★기업 환경에서의 윤리-윤리강령 ... ->윤리강령은 조직 임원들의 의사결정을 특정 방향으로 유도하기 위한 원칙의 집합이다.★윤리 기본 원칙1.자신의 행위와 판단의 결과에 책임지는것(Responsibility)2.일어난 사건 ... 이 통과 할때 이를 바짝 쫓아 문이 열릴때‘문 좀 잡아주세요’하는 것.꼬리가 게이트가 되는것-숄더쇼핑(Shoulder surfing)직원의 어깨 너머로 직원의 스크린을 관람하는 것

시험자료 | 5페이지 | 1,500원 | 등록일 2013.12.22 | 수정일 2014.06.23

다운로드 장바구니
논리게이트의 특성

하세요..^^실험 목적논리케이트는 디지털 회로를 구성하는 기본단위이다. 논리 게이트(TTL74LS04)입출력의 전기적 특성을 실험을 통해 알아보고, 논리식을 조합 논리 회로로 구현하고 실험 ... 을 통해 진리표를 얻어 본다.① 논리게이트란 무엇인가?② 부울 함수란 무엇인가?▲부울 대수?▲부울 식과 진리표③ 기본 논리게이트 6개▲ AND ▲ OR▲ NOT ▲ NAND ... 게이트라 하는데 기본적인 논리 게이트로는 AND, OR, NOT, NOR, NAND, XOR 게이트 등이 있다.논리 게이트는 오늘날 여러 가지 형태로 집적 회로 내에 이용되고 있

리포트 | 18페이지 | 1,000원 | 등록일 2008.07.09

다운로드 장바구니
컴퓨터구조 주관식문제 2장

지 않는다. 조합 논리회로는 기본 논리들을 여러 개 조합하여 원하는 연산을 할 수 있게 한 것으로서, 입력, 논리 게이트, 출력으로 구성된다. NOR, AND, OR, XOR ... 1. 조합 논리회로의 특성을 간단히 설명하시오.조합 논리회로는 임의의 시점에서의 출력 값이 그 시점의 입력 값에 의해서만 결정되는 논리회로이며, 내부 기억 능력 즉, 메모리를 갖 ... 논리회로에서 처리된 출력 값을 m개 가진다.2. 반가산기의 합과 캐리를 위한 진리표와 논리회로를 작성하시오.XYSC*************1013. 전가산기의 합과 캐리를 위한 진리

리포트 | 3페이지 | 1,000원 | 등록일 2010.01.08

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 3장(NAND, NOR, XOR 게이트) 예비보고서

디지털 회로 실험(3장 예비보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :제 3장 NAND, NOR, XOR 게이트1. 목적1) 기본 게이트인 NAND, NOR ... 에만 출력이 0이다. 만약에 입력 신호중에 하나라도 0이면 1을 출력한다. 즉, NAND 게이트는 AND게이트의 출력을 논리적으로 반전한 결과이다.(1) NAND GATE의 드로잉(2 ... , 그리고 XOR의 동작 원리를 이해한다.2) NAND, NOR, 그리고 XOR 게이트 등 TTL 소자의 사용방법을 이해한다.3) 브레드보드와 TTL을 사용하여 회로를 구성

리포트 | 8페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... , NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰고 pin 구성도를 그려라.☆IC의 핀 배치-IC의 핀 배치는 위에서 볼 때, 시계 반대방향으로 진행하면서 핀 번호 ... NAND 게이트(즉, 2 입력 NAND 게이트)만 가지고 있다고 할 때, 이들을 조합하여 2입력 AND, 2입력 OR, 그리고 NOT 게이트의 기능을 갖도록 하려면 NAND

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
인터네트워크의 개념 및 특징에 대한 리포트

한다. 이는 단순히 물리적으로 망을 연결한다는 의미 이외에도 망을 논리적으로연결한다는 것을 의미한다. 물리적 연결만을 인터네트워킹으로 표현할 수도 있으나,이는 진정한 의미의 인터 ... 자로 하여금 인터네트워킹의 존재를 인식하지 않고 마치 하나의 망을 사용하는 것처럼 느끼게 해주는 것으로서 이를 위해서는 물리적인 연결 위에 논리적으로 망을 연결해주는 기법들이 필요하게 된다 ... . 이러한 논리적인 기법들은 각각이 적용되는 방법과 환경에 의해 구분되며, 대부분의 경우 서로간의 호환을 위해 표준화가 되어 있다.나. OSI 참조 모델인터네트워킹뿐 아니라 일반

리포트 | 8페이지 | 1,000원 | 등록일 2010.03.14

다운로드 장바구니
논리회로실험(basic_logic_gate).

해서는 반드시 컬렉터에 Pull up저항을 접속해 주어야 게이트로서 올바르게 동작한다. 토템폴 출력전압레벨이 입력논리레벨 전압에 맞추어져 있는 것과는 달리 오픈 컬렉터는 풀업저항 ... COLLECTOR 가 잘 동작하도록 하는 역할을 해주고 있다III. 토의와 토론실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean ... equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

다운로드 장바구니
게이트 및 조합논리회로 dld 디지탈논리회로실험

Exclusive-OR게이트는 서로 다른 입력이 있을 때만 출력이 1이 되는 논리함수이며, 동일 논리를검출하는데 이용되고 가산가. 감산기의 기본 게이트가 된다. 이것을 XOR 또는 EX ... 1. 실험관련 이론1. 논리회로와 게이트논리 회로는 비연속적(Discrete)인 신호를 다루는 회로인데 특히 두가지의 비연속적인 신호를 다루는 회로를 Binary Digital ... 다.게이트(gate)란, 한 개 이상의 입력 신호를 받아 한 개의 출력 신호를 내는 전자회로이다. 디지털 회로에서 특정 노드의 값은 ‘1’ 또는 ‘0’로 나타낸다. 정논리

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.14

다운로드 장바구니
예비02_CMOS 회로의 전기적 특성

) 전기적 특성: 데이터시트에는 논리레벨, 흡입전류, 토출전류, 소비전력, 전달 지연 시간 등 IC의 전기적 특성이 기록되어 있다.5) 스위칭 특성게이트에서는 입력신호가 들어온 후 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... 가 나오지만 BJT inverter일 때는 2.5V정도 밖에 나오지 않는다는 것이다.(b) 슈미트 트리거의 입·출력과히스테리시스 전압◆ 슈미트 트리거 회로디지털 회로의 기본 신호

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
쌍안정멀티바이브레이터(Flip-Flop).

-Flop)기본 플립-플롭은 비동기현(Asynchronous type) 순서회로에 속하며, 기본 플립-플롭회로에 게이트(Gate)를 첨가하고 클럭펄스를 부가하면 클럭펄스의 발생기간 동안 ... 라 한다. 그리고 클록(HIGH-LOW-HIGH로 일정 주기를 갖는 펄스) 이나 게이트의 입력 신호 형태는 아래와 같이 O (buble)이 붙으면 부논리(0)를 나타낸다. 다시 말 ... 하면 부논리라는 것은 0일 때 Enable됨을 나타내기도 하고 Down edge triggering을 나타내기도 한다.Qn : S와 R 입력이 가해지기 전의 플립플롭 상태(현재상태

리포트 | 7페이지 | 2,500원 | 등록일 2009.07.11

다운로드 장바구니
[병렬]병렬(병렬연결)과 병렬발전기, 병렬(병렬연결)과 병렬처리시스템, 병렬(병렬연결)과 RLC병렬회로, 병렬(병렬연결)과 상호변환, 병렬(병렬연결)과 병렬그래프 감축기 분석

시스템을 분류하는데 있어 가장 기본적인 분류 중 하나는 프로그램 실행 방식에 따른 플린(Flynn)의 분류이다. 그는 병렬처리 시스템을 각각의 처리 노드들이 서로 다른 프로그램을 갖 ... 는 시스템의 경우 버스 방식의 연결이 전형적이다. 최근의 마이크로프로세서들은 대개 최소한의 칩셋 추가만으로 버스 구조상에서 4개까지의 병렬처리 시스템을 구축할 수 있게 해주는 논리회로 ... 는 AND게이트를 가지고 수행할 수 있다.각 쉬프트 레지스터가 4개의 단계를 갖는다고 가정하자. 전송을 감시하는 제어 장치는 쉬프트 제어 신호를 통하여 4개의 클럭 펄스의 고정

리포트 | 8페이지 | 5,000원 | 등록일 2013.02.26

다운로드 장바구니
gate

이상의 입력 단자와 하나의 출력 단자로 구성됩니다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있습니다.(1) 논리곱(AND 게이트)논리 ... 실험 1. 논리 게이트1. 이 론논리 게이트(logic gate)란, 0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 ... " * "가 사용됩니다.(2) 논리합(OR 게이트)논리합은 입력되는 두 개 이상의 조건이 있을 때 입력 조건 중의 참이 하나 이상 존재하면 출력이 참이 되고, 반대로 입력 조건이 모두 거짓이

리포트 | 8페이지 | 1,000원 | 등록일 2008.09.26

다운로드 장바구니
래치, 플립플롭, 시프트 디지털회로실험 결과보고서

를 이해한다.3) 시프트 레지스터의 동작 원리를 이해한다.4) 기본 논리 소자를 이용하여 래치를 구현하고 동작을 확인한다.5) D플립플롭 TTL을 사용하여 동작을 확인한다.6) D ... 게이트와 그 결과에 따른 피드백으로 회로를 구성한다. 게이트의 출력이 다른 게이트의 입력에 연결된다. 래치는 클럭을 사용하지 않고 상태를 기억하는 메모리 소자라는 점이 특징이 ... 다. 가장 먼저 S와 R에 0이 입력되면 게이트의 출력결과가 1이 된다. 따라서 두 출력결과 Q_A와 Q_B가 1이된다. 두 번째 클럭에서는 S=1, R=0이 되고 이때 S에 해당하는 값

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[MaxPlus] 디지털 시계 회로 설계

동안 수체계,기본 논리 게이트를 기반으로 플립플롭과 메모리까지 단계적으로 배우면서 Digital Clock 회로를 직접 손수 제작을 해 보았다.2. 목표가정에서 흔히 볼 수 있 ... 는 Digital Clock을 JK/FF과 논리 게이트를 이용하여 회로를 설계할 것이다. 상태천이표와카르노맵에 의한 식의 간략화, 카운터, 동기 논리 회로 설계 등 한학기동안 배운 ... 로 클럭을 넘겨줘야 하기 때문에10진카운터의 MSB가 High에서 Low로 떨어질 때 십의자리 6진 카운터로 클럭을 넘겨 주었다.클럭을 넘겨줄 때,JK/FF이 High에지이기 때문에NOT 논리 게이트를 이용하였다.

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.13

다운로드 장바구니
예비레포트9(Logic, R-S Flip-flop)

- 기억 소자로서 사용되며 주파수 분할, 카운터 제작등에 널리 이용★ 특징플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있 ... 디램을 이용하는 것처럼 기억 계층을 구성해서 다른 회로방식의 기억장치와 조합한 형태로 사용되는것이 많다.★ 기본 RS 플립플롭- 가장 단순한 플립플롭은 단지 두 개의 NAND ... 게이트나 NOR 게이트에 의해서 구성- 입력은 각각 S와 R로 표기- 출력은 각각 Q 와 Q'로 표기- S와 R은 각각 Set와 Reset를 의미RS 플리플롭 의 (a)에서 S와 R

리포트 | 6페이지 | 1,500원 | 등록일 2009.11.27

다운로드 장바구니
전자회로실험 예비 레포트 #6 -MOSFET의 특성

수 있고 제조 공정이 간단해서 MOSFET만으로 디지털 논리 기능과 메모리 기능을 실현할 수 있다.② 전류 전도를 위한 채널의 형성 : NMOS 트랜지스터의 경우에는, 게이트 ... 가 소스에 대해서 양 전위를 가지고 있다면 자유 정공들을 채널 영역으로부터 밀어낸다. 이러한 정공들이 있던 자리에는 캐리어-공핍 영역이 남게 된다. 이때 양의 게이트 전압은 전자 ... 들을 n+소스 및 드레인 영역으로부터 채널 영역으로 끌어당기게 되고, 충분한 전자들이 게이트 아래의 기판 표면 근처에 축적되면서 n영역이 만들어져 소스와 드레인 사이를 전기적으로 연결

리포트 | 5페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
OP-AMP를 이용한 복합증폭

입력 신호의 전압차를 증폭하는 회로이다. 연산 증폭기나 Emitter coupled 논리 게이트의 입력단에 주로 쓰인다. 각 입력 단자의 전압을 와 로 나타내면, 출력단자의 전압 ... ), 멀티미터(1대),브레드보드(1대)-실험부품 : LM358(모델명)2.실험 이론(1)가산 증폭기1)기본회로가산 회로는 연산 증폭기의 가상쇼트를 잘 이용한 회로이다．이 회로를 능숙

리포트 | 3페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
플립플롭을 이용한 10진, 12진 카운터 설계 실험레포트

하여 설계 한 것이 아니라 각각의 F/F이 변화하는 조건에 맞도록 논리게이트, F/F의 입,출력단을 연결했다는 것입니다. 또한 JK=00(현재상태유지), =11(반전)의 경우 ... 를 활용하여 논리게이트의 수를 줄였습니다. 자세한 설명은 아래와 같습니다.- 첫 번째 JK F/F에는 모두 1을 넣어 상승 에지 트리거링시에 플립플롭의 다음상태를 바꿉니다. (가장 낮 ... 의 마지막 값이 1011이므로, 두 번째 F/F에는 추가적 게이트 연결은 필요 없습니다.세 번째 T-F/F로는 Q1 and Q0 and not Q3 값이 들어갑니다.기본적으로는 Q

리포트 | 17페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니

이전10개 56 57 58 59 606162 63 64 65 다음10개

파워링크

신청하기