"FA회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 가감산기 4bit full adder verilog verilog 모터 4-bit Adder 4비트 감가산기 plc 모터제어 스테핑모터 컴활 1급 필기

"FA회로" 검색결과 101-120 / 455건

판매자 표지는 다운로드시 포함되지 않습니다.

2012년도 2학기 집적회로설계 중간고사

2012년도 2학기 집적회로설계 중간고사학과 : 전기전자공학과 학년 : 4학년 학번 : 20064161 이름 : 김 경재(a) 4 BIT parallel adder에 대한 구조 ... ;output c_out;wire c1,c2,c3;full_adder fa_1(x[0],y[0],c_in,sum[0],c1);full_adder fa_2(x[1],y[1],c1,sum[1 ... ],c2);full_adder fa_3(x[2],y[2],c2,sum[2],c3);full_adder fa_4(x[3],y[3],c3,sum[3],c_out);endmodule(b

시험자료 | 2페이지 | 1,500원 | 등록일 2012.11.21

다운로드 장바구니
4비트 전감가산기 설계결과보고서

(입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상에서 3개 입력이 대칭되어 있다고 할 수 없다. 입력 A, 입력 B, 자리올림수 입력 (X), 출력 ... 가산기를 몇개로 조합하는 과정에 의하여 임의의 자리수의 이진수 가산기를 구성할 수 있다. 아래그림은 4비트 가산기의 회로도이다. (A3A2A1A0+B3B2B1B0→C4S3S2S1S ... 0)※ 1Bit 전가산기(FA)3) 4비트 전감산기- 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. 예를 들어 뺄셈 A-B는 A+(B의 2보수)와 같이 B에 대한 2

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
숭실대 정통전 기초회로 실험보고서입니다. 실험 51. 병렬 RLC회로의 임피던스 실험 54. 병렬 공진회로의 특성

수 fa 에서 XC는 XL 보다 작으므로 캐패시터에 더 많은 전류가 흐르며 회로는 용량성이 된다. fR보다 작은 주파수 fb에서 회로는 유도성이 된다. 공진 시 총 전류는 최소이 ... 예 비 보 고 서실험 51. 병렬 RLC회로의 임피던스실험 54. 병렬 공진회로의 특성제목 : 실험 51. 병렬 RLC회로의 임피던스1. 실험 목적(1) R, L, C가 병렬 ... 연결된 회로의 임피던스를 실험적으로 결정한다.2. 관련이론전압 V는 각 소자에서 동일한 크기로 인가되며, 전류 I는 옴의 법칙에 의해 IR ={V} over {R}를 만족한다. 각

리포트 | 11페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
컴퓨터 구조(직접 작성한 A+자료입니다.)

제 3 세대 제 4 세대 연대 1951~1958 1959~1964 1965~1974 1975~1980 1981~ H/W 특징 진공관 트랜지스터 집적회로 (IC) LSI VLSI ... Scalar+vector 인공지능언어 응용분야 과학계산용 과학 , 사무용 MIS,DB FA,OA 전반적 분야정보화 사회 출현 구분 동력 생산 요소 주요 산업 기본 소양 농업사회

리포트 | 30페이지 | 1,000원 | 등록일 2017.03.29

다운로드 장바구니
마이크로프로세서 프로젝트 report (8051컨트롤러를 이용한 디지털시계)

에 소자들을 연결하여 회로를 구현하였다.3. 동작스위치 J1, J2 즉 P3.0, P3.1의 상태에 따라 4가지 중 1가지 모드로 동작한다.? J1(Open) J2(Open ... 을 주기억장치(ROM, RAM)와 입, 출력 제어회로를 내장시켜 기본적인 컴퓨터의 기능을 모두 갖도록 한 것을 마이크로컨트롤러라 한다. 이것은 최소의 부품으로 간단한 컴퓨터를 구성 ... 를 내장하고 Serial port로 직접 Data를 교신할 수 있는 고성능 축소형 마이컴이다. 주로 Processor Controler System에 사용되고 있으며, FA용 bit

리포트 | 26페이지 | 1,500원 | 등록일 2016.02.15 | 수정일 2016.06.02

다운로드 장바구니
순차회로 설계 - FSM 예비보고서

(finite automaton, FA; 복수형: 유한 오토마타 finite automata)라고 하며 컴퓨터 프로그램과 전자 논리 회로를 설계하는데에 쓰이는 수학적 모델이다. 간단히 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... 회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM1. 실험 목표- FSM의 의미와 그 종류인 Mealy, Moore machine에 대하여 알고, 그 작동법을 이해

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Multiplexer design

개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기(data selector)라고도 한다. 이 때 데이터의 선택은 선택입력에 의해서 제어된다. 2 ... (demultiplexer : DeMux)디멀티플렉서는 멀티플렉서와 상반된 역할을 하는 회로로서 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하나로 내보내는 회로이 ... 다. 2n개의 출력 중에서 하나의 출력을 선택하기 위해서는 최소 n개의 선택선이 필요하다. 아래에는 1-to-4 디멀티플렉서 회로도와 진리표를 나타내었다.입 력출 력s0s1D0D1D2

리포트 | 10페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
흡입마취의 원리 및 방법, 약제선택

하는 기화기4) CO2 absorbent를 포함한 호흡회로5) 기타 여러 안전장치2. 이상적인 흡입 마취제1) 안정하여 쉽게 분해되지 않아야 한다.2) 가연성이나 폭발성이 없 ... < halothane→ 작을수록 마취 빨리 이루어 지고 빨리 깬다.cf) 흡입 분율에 대한 폐포내 분율의 비율 (FA/FI)은 분배계수의 반대개념이고 분배계수와 달리 이것은 증가

리포트 | 3페이지 | 1,000원 | 등록일 2014.08.01

다운로드 장바구니
디지털 시스템 실험 Add, Subtractor, Multiplier, Divider 설계 예비보고서

/Subtractor를 설계하고, Multiplier / Divier를 설계한다.배경지식1. Half AdderHalf Adder의 진리표Half Adder의 회로도2. full Adder (FA ... )Full Adder의 진리표Full Adder의 회로도위의 Full Adder의 회로도는 2개의 Half Adder를 연결하여 만든 것이다.아래엔 Half Adder를 사용하지 않 ... 고 Full Adder의 출력 S, C를 회로도로 작성한 것이다.Full Adder의 출력 S, C에 대한 K-map이와 같은 방식으로 Full Adder의 출력 S, C를 구할

리포트 | 12페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
로보틱스 실험

-1212175000.95151005.9332531.950.3235023037.0? 서보모터1) 서보모터란서보모터(servo Motor)는 모터와 제어구동보드(적당한 제어 회로 ... 에 사용되는 모터처럼 명령에 따라 정확한 위치와 속도를 맞출 수 있는 모터를 서보모터라고 한다. 어떠한 종류의 모터라 하더라도 적당한 알고리즘과 회로를 가지는 구동시스템을 갖 ... 한 각도 제어에 유리해 각종 OA, FA 장비에 널리 사용되고 있습니다. 일반적으로 기계적인 이동양을 정밀하게 제어하는 일에 DC서보모터나 스테핑모터가 많이 사용되고 있으며, 특히

리포트 | 14페이지 | 1,000원 | 등록일 2015.10.03 | 수정일 2020.03.02

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

와 co를 출력하는 1bit 가산기를 설계하겠다.[그림 2] 1비트 전가산기2)(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)전반적인 내용-FA 4 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 21 ... 한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다

리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
계산기(Calculator) 설계 (쿼터스 설계)

bit], SB[4bit], SIR[1bit], START[1bit]내부 Register A[4bit], B[4bit], IR[1bit], C[1bit] 를 갖는다.ALU 부분은 FA ... 생성세 개의 D Flip-Flop을 이용하여 clock을 지연시켜 전달하는 회로를 구성한다.micro-operation IR ← SIR을 위한 신호는 T1에서 나오고 T2에서 데이터 ... 이 하게 된다. 위의 회로도에서 가장 왼쪽의 xor 게이트는 B Register에서 나오는 입력을 보수화시키기 위한 게이트이다.만약 T6 타이밍이 생성되어 감산을 하게 되면 B

리포트 | 7페이지 | 2,000원 | 등록일 2015.01.27

다운로드 장바구니
컴퓨터구조/오상엽/기말고사 예상 문제

1. ROM과 RAM의 구조를 그리시오.[ROM][RAM]2. 진수변환8진수 256 → 16진수 ( AE )16진수 35FA12 → 2진수 ( 0011 0101 1111 1010 ... 하시오.직렬 전송 방식 - 한 번에 1비트씩 전송, bit 수 당 워드 시간이 든다.레지스터의 크기가 늘어나도 회로의 모양은 변하지 않는다.회로의 구성이 단순하다.ex)4bit 전송 ... 회로8. 다음 기능을 담당하는 레지스터를 적으세요.실행할 명령을 보관하고 있는 레지스터 → 명령 레지스터일반적으로 여러 가지 목적으로 사용됨 → 범용 레지스터다음에 실행할 명령

시험자료 | 3페이지 | 3,000원 | 등록일 2013.07.08

다운로드 장바구니
[A+보고서]아주대 전자회로 실험-결과7 Output stage

최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2014. 05. 08(목)과목명: 전자회로실험교수명: 최 연 익 교수님분 반: 목 8.5학 번: 200920149 ... ,10KΩ)3. 실험과정 및 결과① 실험1 ? Class-A Output Stage 검증회로도Pspice 회로도실제 회로도 사진- 위의 회로를 구성한다. 입력노드 S를 Ground ... 임을 예상할 수 있다.- Signal OperationPspice 회로도(Signal Operation)실제 회로도 사진Node시뮬레이션 값실험 결과 값S100 mV103 mVA

리포트 | 10페이지 | 2,000원 | 등록일 2015.04.06

다운로드 장바구니
자동화실험

되었는데, 그 대표적인 예가 PLC (Programmable Logic Controller)입니다.간단한 논리회로(AND, OR, NOT, NOR, NAND등)로부터, 거의 모든 FA공정 ... 되어 왔다.2. 실험 목표총 5가지의 실험을 통해 자동화 시스템을 알아보는 것으로 3가지 실험은 회로를 직접연결해서 하는 고전적인 실험이고 2가지 실험(실린더)은 PLC를 이용한 현대 ... 적인 것이다.3. 실험 기본 이론공장자동화(FA : Factory automation)의 규모와 수준이 확장됨에 따라서, FA공정제어장치에 의해서 이루어지는 기능(입력과 출력 신호

리포트 | 11페이지 | 2,500원 | 등록일 2012.04.30

다운로드 장바구니
4자리 2진수 가산기, 감산기 설계결과보고서

87과 74LS83을 써서 4자리 2진수를 가산과 함께 감산할 수 있는 회로를 설계하고, 8421 가산기를 설계하라.2. 제한조건1) 적당한 가격2) 안정적인 동작3) 불량소자 ... 에서는 10이상의 수가 출력될 때 10을 빼거나 10의 2의 보수인 6을 더해줌으로써 BCD코드 출력을 완성시킨다.1) FA가산기FA가산기소자 74LS83은 내부에 가산기가 4개 존재 ... 해준다. 마지막단 출력 S4는 출력이 10이상일때 1이 출력된다. 이를 이용하면 10이상의 수를 검출할 수 있음으로 개별 회로를 꾸며 S4를 적용해 주면 우리가 원하는 BCD를 구현

리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

다운로드 장바구니
산술논리연산 (결과)

-mapSi 의 K-map전가산기(FA)의 심볼전가산기(FA)의 논리회로그림 6-2 전가산기(Full Adder) 의 진리표 및 논리회로그림 5-(b)와 (c)의 K-map ... 시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8 ... 하고, 그 결과를 나타내기 위해서는 합을 나타내는 변수 S와 캐리를 나타내는 C가 필요하다.x yS C0 00 00 11 01 01 01 10 1반가산기의 진리표반가산기의 논리회로

리포트 | 6페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
문자 출력기 설계 제안서

D’F 1 0 0 X D’F’ 0 1 1 1 DF’ X X X 0 a =D’(F’A’+FA)3. 제작과정 – Kmap karnaugh map - b ABC AB’C ABC’ AB ... +A’(BC’+B’C)+DF’3. 제작과정 – 최종 회로도Contents 01 설계목표 및 배경 02 이론조 사 03 제작과 정 04 예상비 용4 . 예상비용 목록 가격 스위치 x

리포트 | 33페이지 | 4,000원 | 등록일 2018.03.04

다운로드 장바구니
산술 논리 시프트장치(ALU)를 이용한 디지털 계산기 설계

를 연산 할 수 있다.-FULL ADDER의 회로도--ALU-ALU는 덧셈, 뺄셈, TRANSFER을 기본 동작으로 한다. FA와 MUX의 집합으로 구성되며 각각의 FA는 1비트씩 처리 ... 구2. ALU를 이용한 디지털 계산기 설계2.1. 계산기 구현 전 필요사항2.2. 곱셈과 나눗셈 구현2.3. 덧셈과 뺄셈회로2.4. 7-Segment와 진수변환3. 프로젝트 수행보 ... 한다면 미적분 관련한 계산기(공학용계산기) 제작이 가능하다.컴퓨터 : 각 마이크로 연산마다 독립된 레지스터를 두는 대신에 산술논리장치 ALU 사용한다.계산기 구현 전 필요사항-FA

리포트 | 20페이지 | 4,000원 | 등록일 2011.05.25

다운로드 장바구니
[A+자료] 논리회로 4비트 가감산기 설계 입니다.

REPORT( 4비트 가감산기 설계 )4비트 가감산기1. 목적FA 4개를 직렬로 연결하여 4-bit 가감산기를 설계한다. 설계를 통하여 가감산기 입력에 따른 출력 특성을 이해 ... 할 수 있다.2. 4비트 가감산기 논리회로설계3. VHDL을 이용한 4비트 가감산기1) 소스entity fouurbit_lsi isPort ( C0 : in STD_LOGIC;A

리포트 | 4페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기