"입력전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

배전압회로 전자회로설계실습 전자회로 전기회로설계실습 atmega128 다단 증폭기 예비 rlc 직렬공진 회로 적분기 및 미분기 공통이미터증폭기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"입력전압" 검색결과 101-120 / 20,566건

판매자 표지

전자회로실험 - 결과보고서 - 공통베이스 증폭기

mV 간격으로 변화시키면서 v_O의 DC 전압을 측정하여 [표 8-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림8-8]에 그리시오.(3) 능동 영역에서 회로 ... 신호 등가회로를 그리고, 이미터 팔로워 회로의 이론적인 전압 이득을 구하시오.(4) 전압 이득이 최소 10V/V 이상 나오는지 실험하기 위해 입력에 10kHz의 0.01V_(p-p ... ) 정현파의 입력 전압을 인가한다. 이때 공통 베이스 증폭기 회로의 입력-출력 전압의 크기를 [표 8-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(v_s

리포트 | 15페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 9. 피드백 증폭기 (Feedback Amplifier)

예비보고서설계실습 9. 피드백 증폭기 (Feedback Amplifier)1. 목적피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 Series-Shunt ... 구조의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 준비물 및 유의사항Function Generator1 ... ) 그림 1회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 가 되도록 , 값

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)

을 가지며, 비교적 낮은 입력 임피던스를 제공하여 다양한 신호 처리 응용에 활용된다. 아날로그 전압 덧셈기 가산 증폭기(아날로그 전압 덧셈기)는 여러 개의 입력 전압을 합산하여 출력 ... 으로 전달하는 회로다. 이 회로는 연산 증폭기의 반전 입력에 여러 입력 저항을 연결해 구현하며, 각 입력 전압이 저항에 의해 분배되어 출력에서 가산된다. 출력 전압 V_out은 각 ... 입력 전압 V_in1, V_in2, ... V_inN에 대해 V_out = 형태로 계산된다. 이 회로는 오디오 믹서나 센서 신호 합산 등 여러 신호를 하나로 합쳐야 하는 응용

리포트 | 11페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

A+ 아주대학교 물리학실험2 정류회로(보고서 반 1등)

발생기의 출력단자에 연결 도선의 바나나플러그를 꼽고 출력단자의 접지단자를 이용해 회로를 구성한다. 회로 구성을 한 후 변압기의 입력파형, 출력파형을 관측하고 입력 및 출력전압 ... 의 진폭을 측정한다.변압기의 입력 및 출력 전압(피크 값, 진폭):입력전압v _{i n} ^{T}=4.982 V출력전압v _{out```12} ^{T}=2.447 Vv _{out ... 은 회로를 만든 다음 전압센서 B를 단자 B1과 B2에 연결한다. A1, A2를 입력단자로 하고 B1, B2를 출력단자로 하는 이 회로의 일부분을 정류회로라고 한다. 회로가 완성

리포트 | 10페이지 | 2,000원 | 등록일 2025.06.25 | 수정일 2025.09.10

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트

2222A)그림 1 달링턴 증폭기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.VCC에 10V를 인가하고 입력 전압 vin에 크기 1V, 주파수 1kHz를 설정 ... 하고 입력전압 및 출력전압 파형을 동시에 도시하라.첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하라.모의실험 2. 푸시풀 증폭기 회로아래 ... 기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1에서 Vin의 크기 500mV, 주파수 1kHz의 정현파로 설정한 후 입력 전압과 출력 전압 파형

리포트 | 9페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

[A+] 건국대 전기전자기초실험1 9주차 예비보고서 및 결과보고서

에 대해 조사하시오.선형 레귤레이터는 출력전압을 일정하게 유지하는데 사용되는 소자로 가변저항으로 나타낼 수 있다. 선형 레귤레이터는 입력전압보다 낮은 DC 전압을 얻을 목적으로 저항 ... 을 회로 안에 넣어 전압을 저하시켜 원하는 전압을 얻는다. 출력전압이 일정해지도록 가변저항을 조절한다. 이때 저항 R에는 (입력전압 – 출력전압)의 전압이 걸려있으며 출력 전류 ... .부하 저항 에 걸리는 전압은 다음과 같다.부하저항 에서 발생하는 전력 손실은 다음과 같다.스위칭 레귤레이터는 입력 전원과 부하 사이에 스위치가 직렬로 연결되어 있어 스위치가 켜지면

리포트 | 21페이지 | 7,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

중앙대학교 A+ 클리퍼, 클램퍼 결과 보고서

이해한다.리미터 또는 클리퍼라고 부르는 다이오드 회로는 신호전압을 일정한 레벨로 위 또는 아래로 자르기 위해 사용된다. 출력전압은 입력전압에서 다이오드의 전압강하인 0.7V만큼 뺀 ... 는 다이오드의 순 바이어스 구간이 출력으로 나타난다.바이어스 될 경우 (-)바이어스는 입력전압이 바이어스 전압만큼 감소되어 출력된다. (+) 바이어스는 바이어스 전압만큼 증가 ... 이다. (-) 입력에서 다이오드는 순방향 바이어스 되어 커패시터는 입력 peak값에 가까운 V-0.7까지 충전된다. (+) 입력에서 다이오드는 역방향 바이어스되어 입력전압은 커패시터에 추전된 (V-0.7)전압에 더해져 2V-0.7V가 출력된다.

리포트 | 10페이지 | 2,500원 | 등록일 2024.12.27 | 수정일 2025.01.07

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)

. 기본 동작 원리 1. 입력 차동 신호 증폭: - 입력 신호 V_G1와 V_G2의 차이를 증폭한다. 이때 공통 모드 신호는 억제되고 차동 모드 신호만 증폭된다. - 출력 전압은 주로 ... . 3. 출력: - 두 출력 전압 V_O1와 V_O2의 차이를 사용하여 출력 신호를 생성한다. 이 출력은 V_O1 - V_O2로 표현된다. 특징 - 입력 및 출력: - 두 입력 단자 ... }, M _{3}의 게이트 전압 V _{bias}, V _{pbias}를 고정하였을 때, 원하는 입력-출력의 공통 모드 전압 레벨이 나오는지 확인하시오. 실험절차 1에서 결정한 I

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 15 다단 증폭기)

이 중요하다.요약다단 증폭기는 각 증폭 단의 이득을 곱하여 높은 전압 이득을 얻을 수 있는 장점을 가지며, 입력 및 출력 임피던스의 매칭이 중요하다. 하지만 주파수 응답의 저하, 잡음 ... 전압 이득을 구하시오3. 전압이득이 최소 100V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V _{p-p} 정현파의 입력 전압을 인가한다. 이때 실험회로 1의 2단 ... 증폭기의 입력-출력 전압의 크기를 [표 15-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여v _{sig}, 첫 번째 단의 입력 전압, 첫 번째 단의 출력전압, 두 번

리포트 | 13페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

서울교통공사 전자직 면접대비자료

서울교통공사 면접대비자료(전자직)(1) OP AMP(연산 증폭기)란?: 연산 증폭기란 두 개의 입력단자와 한 개의 출력단자를 가지며, 두 개의 입력단자간의 전압 차이를 증폭 ... 시키는 증폭기입니다.(2) OP AMP(연상증폭기) 이상적인 특성?- 입력 임피던스가 무한대일 것- 출력 임피던스가 0일 것- 전압이득이 무한대일 것- 대역폭이 무한대일 것(3) 블록 ... 된 결과를 다시 입력측에 되돌려 출력하는 과정(5) 오실로스코프?: 오실로스코프란 특정 시간 간격의 전압 변화를 볼 수 있는 장치입니다. 그리고 주로 주기적으로 반복되는 전자 신호

자기소개서 | 21페이지 | 3,000원 | 등록일 2025.07.19

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 2 정류회로)

) - 1N4728(1개) - 저항 - 커패시터 3 배경 이론 [그림 2-1]은 DC 전원 시스템의 블록 다이어그램을 나타낸다. 이 시스템은 120V, 60Hz의 교류 전압을 입력 ... 2-2(b)]를 통해 입력 전압과 출력 전압 사이의 관계를 구하면 식 (2.1)과 같이 나타낼 수 있으며, 이를 바탕으로 [그림 2-3]과 같은 전압 전달 특성 곡선을 얻을 수 있 ... 강에서 전압 강하만큼 차감된 출력 전압이 생성된다. [그림 2-4] 반파 정류회로의 입력-출력 파형 반파 정류회로는 한 주기의 절반 동안만 정류 작용을 하기 때문에 효율성이 떨어질

리포트 | 18페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 21 차동 증폭기 심화 실험)

이 V _{DD} /2(=3V)가 나오기 위한 V _{pbias} 값을 찾으시오. 주어진 조건으로 진행했을 때 출력의 공통 모드 전압이 5V 이하로 떨어지지 않아, 임의로 입력 전압 ... 에서 결정한 I _{SS}, M _{3}의 게이트 전압 V _{bias}, V _{pbias}를 고정하였을 때, 원하는 입력-출력의 공통 모드 전압 레벨이 나오는지 확인하시오. 실험절차 ... 1에서 결정한 I _{SS}, M _{3}의 게이트 전압 V _{bias}, V _{pbias}로 고정했을 때 입력의 공통모드 전압 = 3V, 출력의 공통모드 전압 =~ 3V로 원

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서

에서 나와서 이것이 진짜 출력의 원인이 된다.? 반전 증폭기란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조. ... - 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면,- 우리가 궁금한 부분은 입력 전압에 따른 출력 전압의 변화이다.- 연산 증폭기의 특성 상, Vp가 0V이고 ... , Virtual short인 Vn의 전압도 0V가 된다.- Vn의 전압이 0일 때 반전 입력에 대해 KCL를 적용한다면, 아래와 같이 표현된다.- 위의 식을 가상 단락(Virtual s

리포트 | 13페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
서강대학교 전자회로실험 7주차결과보고서 배전압회로 변압기 전원장치 필터

1) (예비) Pspice 로 회로를 시뮬레이션 하여 Vout, 리플 파형, 리플의 peak-to-peak 전압을 표 8-1 에 기록하세요.2) (예비) 위의 Pspice 회로 ... 에 블리더 저항에 병렬로 부하저항 2.2kΩ 을 연결한 후, Vout, 리플파형, 리플의 peak-to-peak 전압을 표 8-1 에 기록하세요. 부하저항에 흐르는 IL 을 계산 ... 하여 기록하세요.3) (예비) C1을 1 μF 커패시터로 바꾸고, 전원을 넣은 다음 Vout, 리플 파형, 리플의 peak-topeak 전압을 표 8-1 에 기록하세요. 부하저항

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2021.11.23

다운로드 장바구니
판매자 표지

전기공학머신러닝 실험 6. 모스펫 응용회로 및 주파수 특성 예비보고서

capacitor의 역할은 dc bias 전압이 입력 소스로 들어가는 것을 차단하고, 또한 입력 소스에 존재할 수 있는 offset이 증폭기 입력으로 들어오는 것을 차단한다. 즉 ... , 입력 소스에서 원하는 주파수 대역의 신호만을 증폭기로 전달하는 역할을 한다. Output coupling capacitor는 dc bias 전압이 출력 전압으로 나가는 것을 차단 ... (게이트 입력 전압)을 0으로 한 상태에서 E_MOSFET의 드레인 전압을 측정하고, 드레인 저항에 흐르는 전류를 측정하시오.표 SEQ 표 \* ARABIC 1. 그림 2의 회로도

리포트 | 10페이지 | 1,000원 | 등록일 2025.02.09

다운로드 장바구니
A+ 전자회로설계실습_피드백 증폭기 (Feedback Amplifier)

설계실습 9. 피드백 증폭기 (Feedback Amplifier)목적 피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 Series-Shunt 구조 ... 의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 ... 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 Vo/Vs=2가 되

리포트 | 8페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
판매자 표지

[A+보고서]전자회로실험-연산증폭기(op amp)

})여기서A_0는 전압이득, 즉 전아 증폭도이며 말 그대로 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주 ... 의 황금률을 사용하는데 이는 다음과 같다1. Op Amp에서 두 개의 입력 전압의 전위차는 0 이다.2. 입력 단자에는 전류가 흐르지 않는다.(입력 임피던스가infinity이 ... _in에다가 직류전원 789.96mV를 입력했고 결과로 입력전압의 약 10배인 7.867V가 반전되어 나오는 것을 확인했다.입력 전압을 789.96mV로 했을때의 출력전압.채널0

리포트 | 10페이지 | 2,000원 | 등록일 2024.06.28

다운로드 장바구니
판매자 표지

중앙대 전자회로설계실습 결과9. 피드백증폭기(Feedback Amplifier) A+

=1kΩ)에 대해 입력전압을 0V에서 6V까지 0.1V씩 증가시키며 출력 전압의 변화를 확인하고 기록한다. 이후 조교의 확인 sign을 받는다.(B) 입력저항 10kΩ, 부하저항 ... (RL=100Ω)에 대해 실습 4.1(a)을 반복한다. 같은 입력전압 값을 가질 때 출력전압 값을 비교하고 분석하라. 입력 전압 0V 1V 2V 3V 4V 5V 6V출력전압[V] 0 ... 2.18 4.19 5.94 7.56 9.67 12.0(a)와 (b)의 같은 입력전압을 가질 때 출력전압의 값들을 살펴보면 약간의 오차는 있지만 거의 비슷한 값을 가지는 것을 관찰

리포트 | 4페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
[전자회로응용] Differential Amp 입력단을 포함한 다단 증폭기 설계 프로젝트 (13.38/15)

>✓ Emitter Follower입력신호는 베이스로 결합되며, 출력신호는 이미터로부터 얻어진다. 컬렉터가 교류 접지되어 있기 때문에 이 회로는 CC증폭기이다. 교류 이미터 전압은 부하저항 ... 에 인가되고 이 출력전압은 순수한 교류전압이다. 이 출력전압은 입력전압과 동위상이며 파형이 거의 일치한다. 이 회로를 이미터 팔로워라고 부르는 이유는 출력전압이 입력전압과 유사하기 때문 ... 은 극도로 안정하고, 왜곡이 거의 없으며, 베이스의 입력임피던스가 매우 높게 된다. 전압의 최대값은 1이다.✓ Loading EffectOscilloscope 측정 시

리포트 | 26페이지 | 2,500원 | 등록일 2024.11.21

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 21 차동 증폭기 심화 실험)

았으므로 생략2. 실험절차 1에서 결정한I _{SS},M _{3}의 게이트 전압V _{bias},V _{pbias}를 고정하였을 때, 원하는 입력-출력의 공통 모드 전압 레벨 ... 이 나오는지 확인하시오.실험을 진행하지 않았으므로 생략3. 입력의 공통 모드 전압 레벨을 구하기 위해 입력의 공통 모드 전압을 변화시키면서,I _{SS} 전류가 흐르고 출력의 공통 모드 ... 을 통해서 설계한 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기