"입력전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

배전압회로 전자회로설계실습 전자회로 전기회로설계실습 atmega128 다단 증폭기 예비 rlc 직렬공진 회로 op amp 응용회로 공통이미터증폭기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"입력전압" 검색결과 81-100 / 20,564건

전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)

결과 보고서실험 11_공통 소오스 증폭기과목학과학번이름1 회로의 이론적 해석공통 소오스 증폭기 회로(실험회로 1)입력에 DC 바이어스 전압V _{GG}와 소신호 전압v _{sig ... -소오스 전압 (V _{GS})이고, 출력(v _{o})은 드레인-소오스 전압(V _{DS})이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 ... 한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 이를 통해 안정적인 전류 I_D가 흐르며, 신호 증폭을 위한 준비가 된다.입력 신호 V_SIG

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

-> DC/DC 컨버터의 기생요소들에 의한 출력 전압 저하를 안정화시켜줌.장점: 스위칭 동작으로 인한 손실 최소화(고효율, 넓은 입력 범위)단점: 고주파 스위칭 (출력 리플 노이즈 ... onverter- 입력 DC 전압 레벨을 다른 DC 전압 레벨로 변환- 스위치의 duty ratio에 따라 전압 결정✅ Buck converter스위치 Q on -> L에 전류 흘러 L ... [실습 02]✅ SMPS – 일정한 직류전압을 부하에 공급해주는 직류 인정화 전원이다.DC/DC converter 이랑 부궤환 제어 회로 PWM으로 구성됨.부궤환 제어 회로

시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

다운로드 장바구니
판매자 표지

실험14_캐스코드증폭기,공통게이트증폭기_예비보고서

. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로 ... 은 입력 저항의 특징을 가진 증폭기이다. 이는 높은 주파수 대역과 공통 소오스 증폭기보다 큰 전압이득을 얻을 수 있어 널리 사용된다.[그림 14-1]은 캐스코드 증폭기의 구성 ... 스의 게이트에 입력 신호가 들어가 드레인의 전류가 증폭되고 드레인 전류가 출력 저항으로 흘러가 전압으로 증폭된다.다음 그림은 일반적인 증폭기의 등가회로이다. 이회로에서 전압이득을 구하

리포트 | 10페이지 | 1,500원 | 등록일 2025.08.18

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 8. 인덕터 및 RC회로의 과도응답(Transient Response)

, function generator, DMM을 통해 RL회로의 시정수와 시정수의 의미, 입력 사각파에 대한 인덕터의 전압변동과 그에 따른 저항 전압의 변동에 대해 확인하였다. RL회로 ... 의 시정수는 이론적으로는 (인덕턴스/저항)으로 구하였고, 저항에 걸리는 전압이 이 입력 전압의 0.632배가 될 때까지 걸린 시간을 확인하여 실험적으로 확인하였다. 두 가지 방법 ... 모두로 측정해 보았을 때 이론적 측정과 실험적 측정사이의 오차는 18.4%로 크게 나타났다. 실험 4.2에서는 입력 사각파의 offset 전압을 변경한 후 저항 전압을 측정해 보

리포트 | 8페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

[전자공학응용실험]7주차_5차실험_공통 소오스 증폭기_결과레포트_A+

임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 입력 전압 다음에 달려있는 저항 Rsig 보다 Rin 이 매우 커야 한다. 출력단에서 출력이 잘 출력되게 하기 ... 3. 고찰 사항① 다단 증폭기의 입력단과 출력단은 입력 임피던스, 출력 임피던스 측면에서 어떤 조건을 만족해야 하는가?- 입력단에서 입력을 다음 단에 넘겨 주기 위해서 입력 ... 위해서 출력 임피던스가 RL 보다 매우 작아야 RL 에 전압이 많이 걸리면서 출력 전압이 커지게 된다.② 다단 증폭기에서 전압 이득이 각 단의 전압 이득의 곱보다 작은 이유

리포트 | 4페이지 | 2,000원 | 등록일 2024.12.22

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 9. 피드백 증폭기 (Feedback Amplifier)

예비보고서설계실습 9. 피드백 증폭기 (Feedback Amplifier)1. 목적피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 Series-Shunt ... 구조의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 준비물 및 유의사항Function Generator1 ... ) 그림 1회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 가 되도록 , 값

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서

란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조.- 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면, ... - 우리가 궁금한 부분은 입력 전압에 따른 출력 전압의 변화이다.- 연산 증폭기의 특성 상, Vp가 0V이고, Virtual short인 Vn의 전압도 0V가 된다.- Vn의 전압 ... 정리하여 출력 전압을 입력 전압을 사용해 표현하면 다음과 같다.- 앞에서 이야기한 대로 출력 전압이 입력 전압에 비례한 값에 부호를 반전시킨 값으로 출력되는 것을 볼 수 있

리포트 | 15페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
판매자 표지

실험11_공통소오스증폭기_예비보고서

하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험 ... 에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.3. 실험 장비1) DC ... 가 접지되어있고, 게이트 단자에 입력 신호가 인가되며, 드레인 단자에서 출력 전압이 나오는 구조이다. 이러한 공통 소오스 증폭기는 MOSFET을 사용하는 증폭기 회로 중 가장 대표적인

리포트 | 8페이지 | 1,500원 | 등록일 2025.08.18

다운로드 장바구니
Semiconductor Op Amp 실험 보고서 (A+)

) OP AMP(Operational Amplifier 연산 증폭기)OP AMP는 가장 큰 전압 이득을 가지며 +입력단자와 입력단자 간의 전압 차를 이용한 증폭기이다. OP AMP ... 가 출력된다. 따라서 입력단자를 반전 입력, +입력단자를 비반전 입력이라 칭한다.이상적인 OP AMP는 최대한 큰 전압을 가져오기 위해 입력 임피던스의 크기를 무한대(∞)로 보 ... 고, 입력전압을 온전히 받아서 출력전압으로 전달하기 위해 출력 임피던스는 0으로 본다.R(in) R(L)V(out) = A(v) X V(s)R(in) + R(s) R(out) + R(L

리포트 | 5페이지 | 2,000원 | 등록일 2024.10.29

다운로드 장바구니
판매자 표지

전자회로실험 - 다이오드 응용실험1

을 살펴보고 비교한다. - 정류회로에서 발생하는 손실성분인 전압강하를 최소화하고자 커패시터(Capacitor)를 활용하여 피크 정류기(Peak Rectifier) 회로를 설계하여 입력 ... 의 경우에는 turn-on voltage가 0V이지 만 실제 실리콘 다이오드의 경우는 0.7V이다. - DC Power Supply 1) 변압기를 통해 입력 받은 AC 신호의 전압 ... 에 전 방향의 전압 공급 · 입력 전압의 극성에 관계없이 정류가 이루어져 부하에 일정한 방향의 전압이 공급되며 일정한 전압 강하가 발생 · 후술할 브리지 정류회로에 비해 구조가 거대

리포트 | 13페이지 | 2,000원 | 등록일 2025.03.20 | 수정일 2025.03.25

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 공통이미터 증폭기

하고, 실험회로 1의 입력-출력 () 전달 특성 곡선을 [그림 6-12]에 그리시오. 입력 전압() 출력 전압() 동작 영역 입력 전압() 출력 전압() 동작 영역 0V 12.003 ... 의 이론적인 전압 이득은 위의 표와 같다. (4) 전압 이득이 최소 10V/V 이상 나오는지 실험하기 위해 입력에 10kHz의 정현파의 정현파의 입력 전압을 인가한다. 이때 공통 ... 이미터 증폭기의 입력-출력 전압의 크기를 [표 6-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 , 입력 전압(BJT 베이스 전압 ), 출력 전압(BJT 컬렉터 전압

리포트 | 6페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 14 캐스코드 증폭기)

하고자 한다. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널 리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소 ... , V _{GG}전압을 0V, 12V, 3V~9V는 500mV 간격으로 변화시키면서 v _{o}의 DC 전압을 측정하여 [표 14-2]에 기록하고, 입력-출력( V _{GG} -v ... 1} = 13.471V/V ~ 34.325V/V 4. 전압 이득이 최소 40V/V 이상 나오는지 실험하기 위해 입력에 10kHz의 0.01 V _{p-p} 정현파의 입력 전압

리포트 | 12페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 20 차동 증폭기 기초 실험)

모드 신호는 억제되고 차동 모드 신호만 증폭된다.- 출력 전압은 주로 차동 입력 신호와 부하 저항 R_D에 따라 결정된다.2. 정전류원:- M_4와 M_3로 구성된 정전류원은 일정 ... 하는 입력-출력의 공통 모드 전압 레벨이 나오는지 확인하시오.실험절차 1에서 결정한I _{SS}=1.83mA,M _{3}의 게이트 전압V _{bias}=1.97V로 고정했을 때입력 ... 의 공통모드 전압 = 3V, 출력의 공통모드 전압 =~ 3V로 원하는 전압 레벨이 나오는 것을 확인할 수 있었다.3. 입력의 공통 모드 전압 레벨을 구하기 위해 입력의 공통 모드 전압

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 이미터팔로워

고, 전압을 0V, 12V, 3V~9V는 500mV 간격으로 변화시키면서 의 DC 전압을 측정하여 [표 8-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림8-8 ... ]에 그리시오.입력 전압()출력 전압()동작 영역입력 전압()출력 전압()동작 영역0V5.353Active6.5V12Cutoff3V5.393Active7V12Cutoff3.5V5 ... 11.959Cutoff12V12Cutoff6V12Cutoff[표 8-2]측정한 값은 다음과 같다.vBB가 6v 이후부터는 Vo가 12V임이 밑에 그래프를 보면 자명하다.입력전압

리포트 | 14페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)

의 게이트에 인가된다. M_1은 소스 팔로워 역할을 하며, 입력 신호를 소스로 전달한다. 이로 인해 출력 신호는 위상 반전 없이 전달되지만 전압이득은 거의 1에 가까워진다.2. 증폭단 ... }의 DC 전압을 측정하여 [표 14-2]에 기록하고, 입력-출력(V _{GG} -v _{o}) 전달 특성 곡선을 [그림 14-15]에 그리시오.V_GG = 1.5V V_GG = 3V ... 을 직렬로 배치하여 고주파 응답을 개선하고 높은 출력 저항을 제공하여 전압 이득을 크게 만들 수 있었다.4. 전압 이득이 최소 40V/V 이상 나오는지 실험하기 위해 입력에 10kHz

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트

2222A)그림 1 달링턴 증폭기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.VCC에 10V를 인가하고 입력 전압 vin에 크기 1V, 주파수 1kHz를 설정 ... 하고 입력전압 및 출력전압 파형을 동시에 도시하라.첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하라.모의실험 2. 푸시풀 증폭기 회로아래 ... 기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1에서 Vin의 크기 500mV, 주파수 1kHz의 정현파로 설정한 후 입력 전압과 출력 전압 파형

리포트 | 9페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트

기준 전위 검출 회로실험을 위하여 구성한 회로의 사진을 첨부한다.그림 1-1 회로를 구성한 뒤 함수발생기로 5V, 주파수 60Hz의 정현파 전압을 입력하고 오실로스코프 로 입력 ... (Vin)과 출력(Vout) 전압 파형을 도시하라.그림 1-2 회로를 구성한 뒤 함수발생기로 5V, 주파수 60Hz의 정현파 전압을 입력하고 오실로스코프 로 입력(Vin)과 출력 ... 한다.그림 2 회로를 구성한 뒤 함수발생기로 5V, 주파수 1kHz의 정현파 전압을 입력하고 오실로스코프로 입력(Vin)과 출력(Vout) 전압 파형을 도시하라.실험 3. 슈미트

리포트 | 6페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

[A+] 건국대 전기전자기초실험1 9주차 예비보고서 및 결과보고서

에 대해 조사하시오.선형 레귤레이터는 출력전압을 일정하게 유지하는데 사용되는 소자로 가변저항으로 나타낼 수 있다. 선형 레귤레이터는 입력전압보다 낮은 DC 전압을 얻을 목적으로 저항 ... 을 회로 안에 넣어 전압을 저하시켜 원하는 전압을 얻는다. 출력전압이 일정해지도록 가변저항을 조절한다. 이때 저항 R에는 (입력전압 – 출력전압)의 전압이 걸려있으며 출력 전류 ... .부하 저항 에 걸리는 전압은 다음과 같다.부하저항 에서 발생하는 전력 손실은 다음과 같다.스위칭 레귤레이터는 입력 전원과 부하 사이에 스위치가 직렬로 연결되어 있어 스위치가 켜지면

리포트 | 21페이지 | 7,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

중앙대학교 A+ 클리퍼, 클램퍼 결과 보고서

이해한다.리미터 또는 클리퍼라고 부르는 다이오드 회로는 신호전압을 일정한 레벨로 위 또는 아래로 자르기 위해 사용된다. 출력전압은 입력전압에서 다이오드의 전압강하인 0.7V만큼 뺀 ... 는 다이오드의 순 바이어스 구간이 출력으로 나타난다.바이어스 될 경우 (-)바이어스는 입력전압이 바이어스 전압만큼 감소되어 출력된다. (+) 바이어스는 바이어스 전압만큼 증가 ... 이다. (-) 입력에서 다이오드는 순방향 바이어스 되어 커패시터는 입력 peak값에 가까운 V-0.7까지 충전된다. (+) 입력에서 다이오드는 역방향 바이어스되어 입력전압은 커패시터에 추전된 (V-0.7)전압에 더해져 2V-0.7V가 출력된다.

리포트 | 10페이지 | 2,500원 | 등록일 2024.12.27 | 수정일 2025.01.07

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 15 다단 증폭기)

이 중요하다.요약다단 증폭기는 각 증폭 단의 이득을 곱하여 높은 전압 이득을 얻을 수 있는 장점을 가지며, 입력 및 출력 임피던스의 매칭이 중요하다. 하지만 주파수 응답의 저하, 잡음 ... 전압 이득을 구하시오3. 전압이득이 최소 100V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V _{p-p} 정현파의 입력 전압을 인가한다. 이때 실험회로 1의 2단 ... 증폭기의 입력-출력 전압의 크기를 [표 15-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여v _{sig}, 첫 번째 단의 입력 전압, 첫 번째 단의 출력전압, 두 번

리포트 | 13페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기