"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 1,041-1,060 / 2,203건

[Flowrian] 래치와 플립플롭들의 Verilog 설계 및 시뮬레이션 검증

순서논리회로를 설계하는데 가장 기초가 되는 여러가지 종류의 래치와 플립플롭을 소개한다.가장 간단한 SR 래치의 논리회로도에서 출발하여 D 래치, D 플립플롭, T 플립플롭 ... , JK 플립플롭이어떻게 진화되어 가는지를 상호 관계를 소개하면서 순차적으로 설명하고 있다.최근에는 합성 CAD 툴을 사용하면 논리회로도는 자동으로 생성되므로 레지스터 전송 수준 ... 에서 래치와 플립플롭을 Verilog 언어로 모델링된 코드도 제공되고 있다.모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 37페이지 | 2,500원 | 등록일 2011.09.02

다운로드 장바구니
쉬프트 레지스터 결과보고서

만큼 순서대로 켜졌다가 시간이꺼지게 되고 다시 SI값을 입력해주면 그 시간만큼의 파형이 ABCD순으로 쉬프트 되어지는 것을 볼수 있다.비고 및 고찰이번 실험의 목적은 쉬프트 레지스터 ... 적으로 LED가 켜졌을 때 다시 A의 값을 1에서 0으로 바꿔주니 순차적으로 꺼지는것까지 확인할수 있었다. 마지막으로 6번의 실험의 경우 1번실험과 동일하게 이것은 병렬설계인데 말

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
NHN SW 개발 합격 자소서

에서 게스트OS를 모니터링하는 프로그램을 구현했습니다. 커널 영역과 시스템 콜 테이블, 레지스터의 무결성을 체크하고 이상 발생 시 이를 통보 및 복구하는 것이 프로그램의 핵심기능이 ... 을 연동하는 방안을 고안했습니다. 커널모듈에 필요한 사용자 영역 함수들은 사용자 프로그램에서 호출하고, 호출 시점은 영역 간 플래그 교환을 통해 정한다는 아이디어였습니다.설계를 대대

자기소개서 | 2페이지 | 3,000원 | 등록일 2013.07.12

다운로드 장바구니
실험9예비[1].DAC&ADC

onverter의 방식을 설명하고 ring counter와 storage register를 사용하여전 회로를 설계하시오.Ring Counter의 동작을 먼저 간단히 살펴보면 각 bit ... 되어 있기 때문에 전압 V가 모두 저항에 걸리게 해준다.4) 그림 2와 3을 이용하여 4-bit D/A converter를 설계하시오.그림 SEQ 그림 \* ARABIC 12 ... onverter5) 위 4)에서 설계한 각 회로에 대해 resolution, accuracy 및 linearity를 이론적으로 계산하시오.- Resolution: 5V의 Analog

리포트 | 12페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
8051 micro-controller(마이크로 컨트롤러) 특징, 기능 및 구조

프로세서의 CPU기능과 함께 한정된 용량의 주기억장치(ROM, RAM)와 입,출력 제어회로를 내장시켜 기본적인 컴퓨터의 기능을 모두 갖도록 설계되었다. 단순히 IC 소자 1개로 완전 ... 프로세서와는 다르게 각종 제어용도에 적합하게 설계되었다. 8051은 하나의 칩 내에 8비트 CPU (Central Processing Unit) 부분, 롬, 램, I/O 포트, 타이머 ... /8032)• 특수 기능 레지스터(SFR) : 128바이트의 내부 RAM 영역의 일부를 사용• 입,출력 포트 : 32비트(4포트*8비트) • 직렬통신포트 : 1개• 인터럽트 : 외부

리포트 | 5페이지 | 1,000원 | 등록일 2011.08.09

다운로드 장바구니
정보컴퓨터 임용시험 기출문제 분석

운영체제O5"라운드로빈, 비선점 우선순위, 선점 우선순위, 기아"2014전공A14네트워크N18"서브넷 설계, 주소 블록, 주소 고갈, CIDR"2014전공B1자료구조S6"임계경로 ... "20111차36운영체제O1"단일프로세서, 주기억장치, 시분할, 캐시, 레지스터, 저장용량"20111차37운영체제O12"디스크 스케줄링, FCFS, SSTF, SCAN"20111차38 ... , 상태 레지스터"20091차24컴퓨터구조C12"CPU, ROM, RAM, 데이터 버스, 주소 버스, 칩선택"20091차25컴퓨터구조C8"명령어 형식, 주소지정 방식"20091차

시험자료 | 16페이지 | 2,000원 | 등록일 2016.09.05

다운로드 장바구니
간호정보학개론 레포트 (PC 사양)

아서 처리한 후 그 결과를 출력장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행한다.(1)제어장치:레지스터 사이의 데이터 전송을 감시하고 ALU의 동작을 지시하는 장치이 ... 다.(2)연산장치:명령어를 실행하기 위한 마이크로 연산을 수행하는 장치이다.(3)레지스터:프로그램을 실행하는데 필요한 명령어나 데이터를 임시로 보관하는 기억장소이 다.2) 제어 장치 ... Unit)연산에 필요한 자료를 입력받아 산술연산, 논리연산, 관계연산등 다양한 실제적 연산을 수행하는 장치이다.(1)누산기:중간 연산결과를 일시적으로 기억하는 레지스터이다.(2)가산기

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.05

다운로드 장바구니
ARM Assembly의 내부구조를 이해하고 명령어를 실행하여, 사용방법을 알아본다

Register) :현재 동작중인 프로세서의 상태를 나타내는 레지스터이다. 프로세서의 동작모드, 수행되는 명령어, 연산결과, 캐리와 오버플로우의 발생유무 등을 나타낸다.CPSR ... Architecture)를 채택하여 명령페치와 데이터 액세스를 동시에 수행할 수 있다록 개선하였다.2) 소비전력이 적다.ARM 프로세서는 소비전력이 적게 사용되도록 설계하여 빠른 속도에서도 발열이 ... 프로세서는 적은 트랜지스터의 수를 사용하고 초미세 공정으로 칩 면적이 작 게 설계되어 소형화에 유리하고 발열문제도 적으면 제조 원가도 싸진다. 구조가 간단하고 ARM사에서 개발

리포트 | 28페이지 | 1,500원 | 등록일 2011.12.29 | 수정일 2017.12.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차결과

PostReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... 하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다.2 ... imulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션으로 결과 파형에 delay time의 요소가 없다.timing simulation

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
전자 계산기 구조

컴퓨터 구조제 목계산기 설계학 과전자공학과학 번성 명제 출 일소요시간8시간1. Calculator 설계RTL(Register Transfer Logic)를 이용하여 계산기를 설계 ... Calculator 설계에 있어서 Architecture 정의를 하여야 한다. 즉, register와switch 등을 아래와 같이 선언 한다.여기서 괄호안의 수는 register ... 한다.4 bit 스위치인 SA, SB의 데이터를 읽어 들여 1bit 명령어 IR를 해석하여 ALU에서연산을 하여 데이터를 A 레지스터에 저장하고 display한다.2. 구조 정의이

리포트 | 7페이지 | 3,000원 | 등록일 2010.05.18

다운로드 장바구니
VHDL을 이용한 Shift Register구현

VHDL실습 4주차 레포트Shift Register담당교수 :담당조교 :전자공학과▶Shift Register?매 클록 주기로 모든 비트를 한 자리 옮기게 하는 레지스터(전자회로 ... register)라고 한다. 한 번에 여러 비트를 입출력할 수 있는 레지스터는 병렬로 데이터가 이동한다고 한다.가장 간단한 형태의 시프트 레지스터는 플리플롭의 전합으로 된 것인데, 클럭 또는 ... ) 이다. 우리는 지난 이론시간에 데이터를 저장하는 역할을 하는 플립플롭에 대하여 공부하였다. 하지만 문제의 크기가 커짐에 따라 데이틀 저장 할 때는 플립플롭보다는 레지스터가 사용

리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
[컴퓨터의이해] 마이크로프로세서의 발전과정과 컴퓨터산업에 기여한 점 그리고 최신동향/매트릭스 코드의 하나인 QR코드조사와 본인의 QR코드만들기-마이크로프로세서발전과정-

한 연산장치, 제어장치 및 각종 레지스터들을 단지 1개의 IC 소자에 집적시킨 것이므로 연산, 제어, 판단, 기억, 계시, 프로그램에 의한 처리 등의 기본적인 처리기능은 일반 중 대형 ... 형 컴퓨터에서는 중앙처리장치를 많은 소자를 사용하여 전용으로 설계하게 된다. 마이크로컴퓨터에서처럼 마이크로프로세서를 사용하여 컴퓨터를 설계하면 중앙처리장치가 하나의 IC 소자 ... (Katmai New Instructions = 카트마이와 태너 이후의 CPU에 포함될 새로운 명령어 채계) 는 8개의 128비트 레지스터가 새로 추가되어 32비트의 부동소수점 데이터

리포트 | 12페이지 | 2,500원 | 등록일 2013.03.23

다운로드 장바구니
이용석 교수님 MIPS 설계 프로젝트

[1] main 함수설계순서를 각 모듈부터 만들라는 힌트를 받았지만 전체 구성을 짜보는 것이 좋다고 생각하여 먼저 위의 block diagram을 먼저 만들었다. 각 모듈 단 ... F스테이지에서 다음 명령어의 주소를 계산하여 그 결과인 PC+4를 PC_out 이라는 변수에 저장하도록 설계하였다. PC값은 Instruction memory 배열의 주소 값 ... 로 잘라 읽어보면 opcode는 0, source 레지스터는 1, target 레지스터는 2, destination 레지스터는 3을 가리키고 있는 것을 알 수 있다. (000000

리포트 | 6페이지 | 3,000원 | 등록일 2010.06.27

다운로드 장바구니
판매자 표지

마이크로프로세서 결과보고서 5장 - SWITCH와 KEYPAD 사용하기, 부저울리기

실험 5. SWITCH와 KEYPAD 사용하기, 부저 울리기마이크로프로세서 설계 실험 결과보고서5장 SWITCH와 KEYPAD 사용하기, 부저울리기1PIC16F84 핀 구성목 차 ... 하시오. 이 때 프로그램 실행 초기에 부저가 울리게 됩니다. 그 이유를 data sheet의 RA4 PORT 회로도와 register file summary의 value on

리포트 | 16페이지 | 3,000원 | 등록일 2016.06.25 | 수정일 2016.06.26

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... , FPGA를 사용하여 Bread Board와 7-segment를 이용하여 동작을 확인한다.2. 설계 준비물- FPGA 보드(Altera DEO nano), 연결보드(FPGABread ... Board), 저항(330Ω)-5EA , 7-Segment Numeric LED Displays(FND507)-5EAFND507의 Datasheet3. 기기 및 설계에 필요한 이론1

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
“CPLD” 에 관한 조사

는 프로덕트-텀(PTs)으로 불리는 많은 AND의 모음에 OR기능을 하는 형상으로 있는 것이다. 각 OR는 전형적으로 레지스터, 레지스터의 조합과 관련된다. OR 게이트와 그에 연관 ... PT기반의 구조로 만의 구조보다 확실한 속도와 타이밍을 제공할 수 있게 되었다. LUT기반의 디바이스는 전형적인 4입력 LUT로써 기본 로직 형태와 레지스터의 조합으로 되어 있 ... 에서, 시스템 동작 이전에 확실한 디바이스 컨피규어가 필요하다. 전형적으로 ASIC/ASSP안의 레지스터 설정과 플래시 메모리에서 FPGA로 로딩은 반드시 이루어져야 한다.③ 전원

리포트 | 7페이지 | 1,000원 | 등록일 2011.03.20

다운로드 장바구니
산술 논리 시프트장치(ALU)를 이용한 디지털 계산기 설계

산술 논리 시프트장치(ALU)를이용한 디지털 계산기 설계목 차1. 프로젝트 목표 및 방향1.1. 추 진 목 표1.2. 프로젝트의 목적1.3. 프로젝트의 필요성1.4. 관 련 연 ... 구2. ALU를 이용한 디지털 계산기 설계2.1. 계산기 구현 전 필요사항2.2. 곱셈과 나눗셈 구현2.3. 덧셈과 뺄셈회로2.4. 7-Segment와 진수변환3. 프로젝트 수행보 ... 를 이용하여 10진수로 출력하도록한다.프로젝트의 목적산술 논리 시프트 장치의 동작 원리를 이해함과 동시에 실제 화면에 표시 될 수 있는 출력 과정과 연계한 설계 능력 함양하도록 한다

리포트 | 20페이지 | 4,000원 | 등록일 2011.05.25

다운로드 장바구니
디지털논리회로

1.IntroductionA.과제를 하게 된 동기DMAC를 Verilog HDL로 구현하므로 DMAC 설계를 통해서 주어진 Specification을 충분히 이해하고 이해 ... 한 Specification에 맞게 설계하고 팀 프로젝트를 통한 Team Work의 향상을 목표로 한다. 또한 프로젝트를 통하여 2010년도 2학기 디지털논리회로 과목에 대한 전반적인 ... 는 내용들을 복습 할 수 있으며, 새로운 Module을 구현할 수 있고, Module의 동작과 설계 감각을 한 번 더 익힐 수 있다. DMAC 프로젝트는 조합논리회로(MUX

리포트 | 21페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
Inside Reading 3, Unit 2 Reading 2. Ecopolis Now (구문 해설)

erve congested cities and far-flung suburbs,” says Richard Register, founder of the nonprofit c ... status that gets lost in most planned urban environments.planner/ 도시 계획 설계자look at (something

리포트 | 9페이지 | 1,000원 | 등록일 2015.10.16

다운로드 장바구니
전전컴설계실험2-9주차결과

함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... Lab-Counter입력펄스에 따라 미리 정해진 순서대로 상태 변이가 진행되는 레지스터를 카운터라고 한다. 입력펄스는 CLK- Pulse를 사용할 수도 있고 외부에서 얻을 수도 있 ... -Moor..-5-4-3-2-1 감소하는 것으로 가정한다.2.Materials & Methods(1)Procedure of Lab-Lab 14-bit up counter를 설계하시오

리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기