"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 1,001-1,020 / 4,954건

중앙대학교 전기회로설계실습 (결과보고서) A+ 인덕터 및 RL회로의 과도응답

요약코로나로 인하여 비대면 실습이 진행되어 영상을 참고하여 보고서를 작성하였다. 인덕터의 특성과 RL회로의 특징이 아직 익숙하지 않아 이론적 근거를 제시하는데 어려움이 있 ... 었으나 오차도 비교적 적고 예상과 결과가 일치하는 부분과 그렇지 않은 부분을 검토하면서 RL회로에 대하여 많이 배울수 있었다.사용계측기Function generator : 1 대DC

리포트 | 4페이지 | 1,000원 | 등록일 2022.03.11

다운로드 장바구니
[중앙대 마이크로프로세서 응용회로 설계실습] 7주차 결과 보고서

결과 보고서(설계실습 7. main에 인자 넣기, CLCD)마이크로 프로세서 응용회로 설계실습홍xx 교수님 수요일학번: xxxxxxxx홍길동1. CLCD의 Function Set

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.05

다운로드 장바구니
[중앙대학교 전기회로설계실습] A+ 결과보고서 8. 인덕터 및 RL회로의 과도응답

했듯이 인덕터 내부의 저항이 존재하고, 인덕터의 값이 정확히 10mH가 아닐 수 있어 이 부분에서 회로에 영향을 미쳤을 수 있다.

리포트 | 6페이지 | 1,500원 | 등록일 2023.03.13

다운로드 장바구니
[중앙대 마이크로프로세서 응용회로 설계실습] 5주차 결과 보고서

이번실습에서는 led와 dot matrix 두가지를 제어하기 위한 프로그램에서 main.c와 dot.c의 함수들을 이해하고 미완성인 코드를 완성해보았다. 그리고 makefile

리포트 | 8페이지 | 1,000원 | 등록일 2021.04.05

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (9번실습 결과보고서)

4. 설계실습 내용 및 분석4-2 설계한 전가산기 회로의 구현(XOR gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가 ... 하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치와 LED 값과 일치하는지 확인하여라.A B ... ’Cin + A’BCin’ + ABCin + AB’Cin’ = A⨁B⨁CinCout = BCin + AB + ACin = (A⨁B)Cin+AB위 두 식을 이용해 회로를 구성했다.

리포트 | 6페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (10번실습 예비보고서)

1. 실험목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2. 실습 준비물저항 330Ω, 1/2W, 5%: 8개Decoder 74LS47: 1개 ... (Power supply): 1대함수발생기 (Function generator): 1대점퍼선: 다수3. 설계실습 계획서3-1 7-segment/Decoder 진리표아래 7-s

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (2번실습 예비보고서)

1. 실험 목적SMPS(Switching Mode Power Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양한다.2. 준비물PWM

리포트 | 3페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (4번실습 결과보고서)

Op-amp는 ±15 V 전압을 공급하시오.회로에서 커패시터와 직렬, 병렬 연결된 가변저항의 값을 각각 0.96654kΩ, 0.97717kΩ으로 설정했다.4-4-2 설계 ... 4-4-1 설계한 Wien bridge oscillator 구현(A) 계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien bridge 발진기를 제작하시오. 이때

리포트 | 8페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
아날로그및디지털회로설계실습 예비보고서9 4비트가산기

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 9. 4-bit Adder 회로 설계)9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로 ... 를 설계한다.9-3. 설계실습 계획서9-3.1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.ABCinSCout0 ... 리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다.(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

다운로드 장바구니
아날로그및디지털회로설계실습 예비보고서8 래치와플리플롭

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 8. 래치와 플립플롭)8-1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보 ... 고 동작조건을 확인한다.8-3. 설계실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.SRQ00HoldHold010110101100RS – Latch 진리표RS-Latch 상태도

리포트 | 3페이지 | 1,000원 | 등록일 2020.10.17

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (7번실습 예비보고서)

1. 실험 목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.2. 준비물스위치: 2 개AND gate (74HC08): 2 개OR gate (74HC32): 1 개Inverter (74HC04): 2 개NAND gate(74HC00): 1 개NOR gate(..

리포트 | 4페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (9번실습 예비보고서)

1. 실험 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다. 2. 준비물저항 (330Ω, 1/2W, 5%): 10 개Inverter

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (11번실습 예비보고서)

1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... tering 방지 회로에 대하여 학습한다.2. 실험준비물JK Flip Flop 74HC73: 4개NAND gate 74HC00: 4개NOR gate 74HC02: 2개AND

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
[A+] 전기회로설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답

설계실습 10. RLC 회로의 과동응답 및 정상상태응답1. 목적저항, 인덕터, 커패시터로 구성된 RLC회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인한다.2. 실습 준비 ... 또는 50 Ω, 3.3 ㏀, 6.8 ㏀, 1 ㏁가변저항 (20 ㏀, 2 w): 2 개커패시터(10 ㎋ ceramic disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습 ... to 1 V, 1 ㎑, duty cycle=0.5)인 경우 임계감쇠가 되는 저항값을 측정하는 방법을 설명하라.위와 같이 회로를 설계할 경우, R1을 가변저항이라고 했을 때, 저항값

리포트 | 5페이지 | 1,000원 | 등록일 2022.01.10 | 수정일 2022.03.11

다운로드 장바구니
[A+] 전기회로설계실습 결과보고서 10. RLC 회로의 과도응답 및 정상상태응답

설계실습 10. RLC 회로의 과도응답 및 정상상태응답제출날짜 : 2021.11.28*코로나로 인한 대면수업 불가로 실험조교의 강의영상을 참조함요약이번 실험을 통해 RLC 회로 ... 와 오실로스코프를 사용할 때에는 설계실습 5에 제시된 순서를 따라 초기조정을 하라.4.1 그림 1과 같이 회로를 구성하라. 입력을 사각파(0 to 1 V, 1 ㎑, duty cycle ... , 특성 등을 파악하고, 각 소자의 전압파형을 오실로스코프를 통해 확인할 수 있다. 또한, 공진주파수의 의미도 확인할 수 있다.2. 설계실습 결과(4. 설계실습내용 및 분석)※ 다른

리포트 | 7페이지 | 1,000원 | 등록일 2022.01.10

다운로드 장바구니
[A+][중앙대학교 전자회로설계실습] 실습2 Op Amp의 특성측정 방법 및 Integrator 설계 예비보고서

전자 회로 설계 실습설계 실습 2. Op Amp의 특성측정 방법 및Integrator 설계과목명전자회로설계실습담당교수제출일2021.03.28.작성자3.1.1 Offset ... 이 100 (V/V), 1000 (V/V)인 Inverting Amplifier를 설계하고 회로도를 제출한다.그림 2 Gain 1000(V/V)그림 3 Gain 100(V/V)⇒(B ... Vpp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.⇒주파수가 1kHz이므로 주기는 1ms이다.V _{c

리포트 | 7페이지 | 1,000원 | 등록일 2022.03.17 | 수정일 2022.04.20

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (5번실습 예비보고서)

1. 실험 목적전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.2. 준비물

리포트 | 8페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
판매자 표지

중앙대학교 전기회로설계실습 2. 전원의 출력저항, DMM의 입려저항 측정회로 설계(예비) A+

에 가까운 아주 작은 값일 것이라 예상한다.(b) 건전지(6 V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측 정에 의한 전력소비가 최소가 되도록 10 ... ) DMM의 측정단위를 Vdc로 맞춘다. 3) DMM의 측정치를 6V보다 크게 맞춘다. 4) 10Ω 저항에 DMM을 병렬로 연결한다. 5) Pushbutton을 눌러 회로에 전류

리포트 | 3페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
중앙대학교 전기회로설계실습 (전자전기공학부) 1, 저항, 전압, 전류의 측정방법설계

었다. 저항 단독의 값을 측정하거나 전압과 저항이 여러 개 있는 회로에서 전압 값을 측정하기도 하였다. 오차가 발생하였으나 오차 요인이 저항의 오차 값이나 연결선의 미세한 저항 값이므로 오차율이 다 8%미만으로 나온다. 사용계측기: Digital Multimeter

리포트 | 3페이지 | 1,000원 | 등록일 2022.01.13

다운로드 장바구니
[A+]중앙대 전기회로설계실습 결과보고서3 분압기(Voltage Divider) 설계

전기회로 설계 실습결과 보고서실습 3. 분압기(Voltage Divider) 설계조2조학 과전자전기공학부학 번이 름담당 교수실험일2019.09.23제출일2019.09.30요약 ... : 설계 조건을 만족하는 분압기를 설계하여 출력 전압의 크기를 측정하고 비교하였다. 무 부하 회로에서 등가 부하로 1kΩ이 연결되었을 때 출력 전압이 2.982V에서 1.700V ... .667%로 매우 작았다. 등가 부하를 제거 한 후에는 4.778V의 전압이 걸려 설계 조건을 만족하지 못해 잘못된 회로가 되었다.1. 서론장비를 다룰 때 출력 전압보다 낮은 전압

리포트 | 4페이지 | 1,500원 | 등록일 2020.09.11

다운로드 장바구니

이전10개 46 47 48 49 505152 53 54 55 다음10개

파워링크

신청하기