• AI글쓰기 2.1 업데이트
  • 통합검색(1,329)
  • 리포트(1,286)
  • 시험자료(23)
  • 자기소개서(13)
  • 방송통신대(5)
  • 논문(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리설계 레포트 논리게이트 2 Nand gate 회로 분석 논리회로설계 조합회로 nand 실습11 광운대학교 실험3
판매자 표지는 다운로드시 포함되지 않습니다.

"논리 NAND게이트" 검색결과 981-1,000 / 1,329건

  • 자료 표지
    게이트 논리회로, 불(Bool 대수), 드 모르간의 법칙
    ● Gate 논리회로가. 기본 게이트컴퓨터 내부의 전자적 회로는 많은 스위치를 연결한 것과 같으며, 기본적인 단위 기능을 수행하는 것을 게이트(GATE)라 한다.기본 게이트는 불 ... 대수식의 기능을 수행하는 회로의 기본이다.1. OR 게이트두 개의 입력 단자가 A, B 일 때, 이들이 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로이 ... 는 7432가 있다.2. AND 게이트입력 단자가 A, B 두 개일 때 이들이 결합되는 네 가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 회로이다.AND 게이트는 논리곱과 같
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2009.04.29
    다운로드 장바구니
  • 자료 표지
    NAND, NOR, XOR
    실 험 목 적▶ NAND, NOR, XOR 게이트의 동작 특성 이해 및 응용.NAND 게이트 (7400)▶ AND 게이트에 NOT 게이트를 직렬로 연결한 것과 같은 원리 ... .▶ NAND 게이트의 표시기호는 AND 게이트의 표시기호 끝에 NOT 게이트의 표시기호에 서 따온 작은 동그라미를 붙여서 만든다.▶ 입력중 하나라도 "0"이면 출력은 "1".▶ 입력 ... 이 모두 1일 때에만 출력이 "0".▶ NAND 게이트의 논리식을 AND 게이트의 논리식과 NOT 게이트의 논리식을 결합해서 만든다.▶ NAND 게이트의 모든 입력을 연결시켜 1입력
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2007.10.15
    다운로드 장바구니
  • 자료 표지
    DLD 실험 - 카운터
    다. 그림 5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자는 active-low 신호에 의해 동작 ... 함을 알 수 있다. 따라서 만일 NAND 게이트의 출력이 0이 되면 모든 플립플롭들의 Q값이 클럭에 상관없이 곧바로 0이 되어 버린다.만일 초기에 카운터 값이 Q3Q2Q1Q0=0000 ... 이라고 가정하면 클럭이 인가될 때마다 카운터 값은 그림 5(a)의 상태천이도에서와 같이 차례로 증가될 것이다. NAND 게이트는 Q3과 Q1 값이 모두 1인 경우에만 출력이 0
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2009.06.10
    다운로드 장바구니
  • 자료 표지
    논리회로실험- 래치와 플립플랍 예비보고서
    의 천이가 더욱 중요한 결정적인 요인이 되고 있다.RS-플립플롭의 논리도에는 NOR게이트를 이용한 [그림8-10] (A)와 NAND게이트를 이용한 (B)와 꼭 같은 논리도를 가지 ... 플립플롭의 논리도와 진리표3. J-K 플립-플롭J-K 플립-플럽은 S-R 플립-플럽과 T 플립-플럽의 특성만을 조합한 플립-플럽이다. 플립-플럽의 출력 상태는 게이트 입력의 전압 ... ) Master-Slave Clocked F/F에 대해 설명하고 NAND 게이트를 사용하여 J-K F/F을 구성하고 동작을 설명하라.매스터 슬레이브 플립플롭이란 게이트 입력을 갖는 매스
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2008.04.30
    다운로드 장바구니
  • 자료 표지
    16Bit CLA layout 설계
    Propagation function,,- Carry function2) Logic circuitAND, OR로 구성된 논리도를 transistor 개수의 간소화를 위해서 NAND ... 000000011011011000011011111mAND, OR로 구성된 논리도를 transistor 개수의 간소화를 위해서 NAND, NOT으로 회로 구성을 변경했다. 마찬가지로 LVS 오류를 방지하기 위해서 Logic ... 구조로 구성된 Layout을 내보낼 수 있는 관계로 게이트의 논리변화는 최대한 주지 않다보니 각 cell의 크기는 크게 나오게 되었다. (LVS 에러는 magic tool에서 제공
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2011.06.17
    다운로드 장바구니
  • 자료 표지
    동기식, 비동기식, 시프트 레지스터 카운터의 정의 및 특성
    면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자는 active-low 신호에 의해 동작함을 알 수 있다. 따라서 만일 NAND 게이트 ... 값은 그림 10-5(a)의 상태천이도에서와 같이 차례로 증가될 것이다. NAND 게이트는 Q3과 Q1 값이 모두 1인 경우에만 출력이 0이 되기 때문에 카운터 값이 0000 ... 부터 1001까지 변화될 동안에는 NAND 게이트의 출력은 1이 되고 따라서 플립플롭들은 정상적인 동작을 하게 된다. 이제 카운터 값이 Q3Q2Q1Q0=1001에서 Q3Q2Q1Q0
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2009.05.28
    다운로드 장바구니
  • 자료 표지
    논리게이트 수업발표 유입물 자료
    정보기술기초 학습자료Ⅱ. 불대수2. 논리게이트기타 연산1) NAND 연산 : AND+NOT 연산- AND 연산에 대하여 부정한 것이다.- 2개 이상의 입력이 모두 1일 때 결과 ... 를 나타내지만 불대수를 이용하면좀더 적은 수의 게이트로 구성할 수 있어서경제적이다.불대수의 간소화- 논리 회로를 구성하는 게이트의 수와 게이트의입력을 나타내는 변수의 수를 줄이는 것 ... 의 간소화불대수의 기본정리- 논리회로를 수학에서와 같이 대수식으로 표현한것- 두 입력 변수의 값이 서로 다른 입력일 때에는출력이 1이다.논리합의 기본정리논리곱의 기본정리x +0
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2009.06.20
    다운로드 장바구니
  • 자료 표지
    논리회로 설계 및 구현-프로젝트명 : 디지털 시계 제작을 통한 논리회로 설계 및 구현
    의 011010101101비고7400 IC핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V 전압 ... 논리회로 설계 및 구현프로젝트 보고서디지털 시계 제작논리회로 설계 및 구현프로젝트 보고서프로젝트명 : 디지털 시계 제작을 통한논리회로 설계와 구현과 목논리회로교수님조 원제출일 ... [부록4] LED를 켜보는 실험65[부록5] AND/OR/NOR 게이트를 이용한 LED 실험69[부록6] Javabreadboard simulator를 이용한 실험72표1 주파수
    Non-Ai HUMAN
    | 리포트 | 76페이지 | 4,000원 | 등록일 2010.09.13 | 수정일 2014.11.20
    다운로드 장바구니
  • 자료 표지
    실험예비45_디지털 IC 플립 - 플롭
    , 부정상태가 존재한다.이 바람직하지 않은 상태는 모순을 뜻하기 때문에 금지되어야 하며 NOR 게이트를 교차연결하거나 NAND 게이트를 사용하여 플립-플롭을 구성할수 있다.보통 ... . D 플립-플롭그림 2. JK 플립-플롭ⅲ. 플립 - 플롭의 상태표 , 여기표? 플립 - 플롭의 상태식? 플립 - 플롭 여기표Ⅱ. 실험목적① NOR 게이트를 이용하여 RS 플립 ... 구형파발생기, 오실로스코프, 디지털 멀티미터IC7402, 7474, 7476 각 1개저항1000Ω 2개, 10,000Ω 4개 1/2W기타SPST 스위치 2개, 논리회로 기판혹은
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2010.06.14
    다운로드 장바구니
  • 자료 표지
    디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반감산기, 전가산기, 반감산기, 전감산기) 예비보고서
    프로브1소자NAND 게이트74001NOR 게이트74021XOR 게이트74861AND 게이트74081OR 게이트74321NOT 게이트74041재료저항10kΩ14. 실험내용 및 예상 ... NAND 게이트, NOR 게이트, XOR 게이트를 이용한 TTL74시리즈인 TTL7400, TTL7402, TTL 7486과 XOR 게이트, AND 게이트, OR 게이트를 이용한 TTL ... ) 기본 연산 회로인 가산기 및 감산기의 구성을 이해하고, 동작을 확인한다.2) 기본 게이트를 사용하여 가산기 및 감산기를 구성한다.3) 기본 게이트를 사용한 연산 회로의 구성방법
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2009.05.07
    다운로드 장바구니
  • 자료 표지
    플립플롭을 이용한 10진, 12진 카운터 설계 실험레포트
    하여 설계 한 것이 아니라 각각의 F/F이 변화하는 조건에 맞도록 논리게이트, F/F의 입,출력단을 연결했다는 것입니다. 또한 JK=00(현재상태유지), =11(반전)의 경우 ... 를 활용하여 논리게이트의 수를 줄였습니다. 자세한 설명은 아래와 같습니다.- 첫 번째 JK F/F에는 모두 1을 넣어 상승 에지 트리거링시에 플립플롭의 다음상태를 바꿉니다. (가장 낮 ... 식 16진 카운터를 이용하여 임의의 N진 카운터를 설계하는 것입니다.Rcarry와 CLR(Reset)와 NAND게이트을 이용하여 원하는 수의 상태를 반복하는 카운터를 저렴
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 3,000원 | 등록일 2010.06.09
    다운로드 장바구니
  • 자료 표지
    복호기와 부호기
    있었습니다.A'B의 경우도 AB'의 경우와 비슷하게, B의 파형과 A'B의 파형이 일치함을 알수 있습니다. 즉 NAND게이트에 입력되는 값중에서 B의 파형에 의해 A'B의 파형 ... 원리를 이해한다.Ⅱ. 이론(1)디코더(Decoder)디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중 입력, 다중 출력 논리 회로를 말한다. 즉 n비트 ... ,A',B,B'을 확인한후에, 74HC08 AND 게이트를 이용하여 A'B', AB', A'B, AB의 신호를 확인하여보았다. (A'B'의 경우는 AND게이트 에 A'과 B
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,000원 | 등록일 2010.12.20
    다운로드 장바구니
  • 자료 표지
    실험3결과[1].가산기와감산기
    gate와 아래쪽 AND 게이트가 첫번째 반가산기라고 볼 수 있다. 이 첫번째 반가산기에서 A와 B의 덧셈을 하여 S1은 두번째 반가산기 입력으로 넘겨 Cin과 더해 S로 출력하고, C ... 는 XOR gate인 7486과 NAND gate 7400뿐인데, D는 바로 만들 수 있지만 BOUT을 만들기 위해서는 NAND gate의 조합이 필요하다. D 출력을 Bool식 ... 으로가 없으므로 NAND gate를 사용해서 B와 연산을 먼저 하고, NOT을 제거하기위해 NAND을 Inverter로 사용하면 BOUT 출력을 만들어 낼 수 있다.- A와 B
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27
    다운로드 장바구니
  • 자료 표지
    논리게이트의 특성
    을 통해 진리표를 얻어 본다.① 논리게이트란 무엇인가?② 부울 함수란 무엇인가?▲부울 대수?▲부울 식과 진리표③ 기본 논리게이트 6개▲ AND ▲ OR▲ NOT ▲ NAND ... 게이트라 하는데 기본적인 논리 게이트로는 AND, OR, NOT, NOR, NAND, XOR 게이트 등이 있다.논리 게이트는 오늘날 여러 가지 형태로 집적 회로 내에 이용되고 있 ... 꿈이란날짜와 함께 적어두면목표가 되고,그 목표를 짧게 나누면계획이 되고,그 계획을 실천에 옮기면꿈이 된다.< 논리 게이트의 특성 및 연산회로 >전자공학실험1열심히 공부
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,000원 | 등록일 2008.07.09
    다운로드 장바구니
  • 자료 표지
    디지털공학실험(예비 및 결과 보고서)
    판독한다.(2) 7432 OR 게이트, 7400 NAND 게이트, 7402 NOR 게이트, 7486 XOR 게이트를 이용하여 실험회로 (b),(c),(d),(e)를 구성하고 순서 ... (1)을 반복한다.(3) 7400 NAND 게이트, 7402 NOR 게이트를 이용하여 각각 회로 (f),(g)를 구성하고 순서 (1)을 반복한다.(4) 7404 NOT 게이트 ... , 7408 AND 게이트, 7432 OR 게이트를 이용하여 XOR 등가회로 (h)를 구성하고 순서 (1)을 반복한다.(5) 7400 NAND 게이트를 이용하여 회로 (i)를 구성
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 4,000원 | 등록일 2007.11.28
    다운로드 장바구니
  • 자료 표지
    [디지털 공학 실습] TTL IC를 이용한 3초과 to BCD 가감산기 설계
    입력이 논리값 ‘1’로 입력되어 XOR 게이트의 출력은 반전, 1의 보수로 출력되어 7483에 입력된다.또한, 감산 스위치가 ON이 되면 C0에 논리값 ‘1’이 입력되어 캐리 1이 ... 입력부를 연결.닫혔을 경우 논리값 ‘1’이, 열렸을 경우 논리값 ‘0’이 7483에 입력된다.3. 각 블록의 기능 및 동작 설명(계속)블 록기 능회 로 도BCD to Ex-3IC ... 에서 출력된 3초과 코드를 A(A1~A4)와 B(B1~B4)로 입력받는다.음수계산을 위해 입력B에 XOR 게이트를 이용하여 보수를 표현하는데 감산 스위치가 ON이 되면 XOR의 각
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2010.06.02
    다운로드 장바구니
  • 자료 표지
    아주대_논리회로실험_예비5_래치와 플립플롭
    이 변하는 시점만 다를 뿐 출력의 논리 값을 결정하는 방법은 동일함으로 앞으로 플립플롭을 설명할 때는 편의상 주로 상승 모서리 트리거 방식 플립플롭을 기준으로 설명 ... 한다.◆ LatchLatch는 하나 이상의 비트를 저장하기 위한 논리회로이다. 전기적으로 두개의 안정된 상태를 가지고 있어 입력된 하나의 비트 신호를 저장할 수 있고, 입력과 출력신호 변화 ... 되어 만들어 질 수도 있다. 그림 7-8(a)의 상승 모서리 검출 회로에서 CLK' 신호는 NOT 게이트의 전달지연시간 Δt 시간 후에 만들어지며, CLK* 신호는 CLK' 신호
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04
    다운로드 장바구니
  • 자료 표지
    디지털 홀소자를 이용한 카운터 설계
    LED(HS-S1036A)274LS393174LS00(NAND게이트)174LS472A3144EU(Hall-Effect sensor)1150Ω14라) 기초학습: IC: BCD to 7 ... " 상태가 되므로 지금까지 카운터한 내용이 전부 CLEAR 되어 LED D1 ~ D8은 모두 소등하게 된다.- 동작전압: 4.5V~24V, - 디지털 논리와 호환성이 있는 Open ... 를 이용한 카운터로서 홀센서에 논리를 입력하여 카운트를 하는 시스템입니다. 이 원리를 이용해서 돼지 저금통 구멍에 홀 센서를 부착하여 동전을 넣을 때 자석이 내려갔다가 올라오면서 홀
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2010.06.23
    다운로드 장바구니
  • 자료 표지
    불대수와 논리식의 간략화
    기호(-), 또는 인용문 기호(')로 표시②기타 논리 게이트ⅰ) NAND 게이트: AND 게이트와 NOT 게이트를 조합. 논리곱의 보수를 수행. 2개 이상의 입력과 1개의 출력 ... +5V로, 0은 0V의 전압으로 표현된다.(3) 논리 게이트① 기본 논리 게이트논리 게이트 : 0 또는 1로 입력되는 2진 정보를 처리하는 논리 회로로서, 2개 이상의 입력 단자 ... 와 하나의 출력 단자로 구성된다.ⅰ) AND 게이트: 논리곱을 수행. 2개 이상의 입력과 1개의 출력으로 구성. 모든 입력이 1일 경우에만 출력이 1이 되고, 그 밖의 입력의 경우
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.11
    다운로드 장바구니
  • 자료 표지
    TTL 기본 디지털회로 실험
    를 오실로스코프로 측정하 파형을 도시하라.제 2장 UNIVERSAL Gate(NAND, NOR)1. 실험 목적- 논리회로에서 가장 많이 사용되는 Universal 게이트인 NAND ... 입(6조 Inverter)3. 관련 이론- NAND, NOR 게이트만으로 어떠한 디지털 논리회로도 나타낼 수 있다. 즉 NAND, NOR 게이트로 AND, OR, NOT 게이트 ... 를 비롯한 모든 논리게 이트를 표현할 수 있다는 이유로 NAND, NOR 게이트를 만능구성블럭 (Universal Gate)이라 부른다.1) NAND 게이트- NAND 게이트는 2개
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2007.03.16
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 01일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:48 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기