디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반감산기, 전가산기, 반감산기, 전감산기) 예비보고서

소개글

디지털회로실험 2008년
저자 : 예윤해,정연모,송문빈 / 발행처 : 인터비젼

가능한 시물레이션은 다 추가하였습니다.
시물레이션은 Quartus와 PSPICE를 이용하였습니다.

목차

1. 목적
2. 이론
3. 실험장비 및 재료
4. 실험내용 및 예상

본문내용

1. 목적
1) 기본 연산 회로인 가산기 및 감산기의 구성을 이해하고, 동작을 확인한다.
2) 기본 게이트를 사용하여 가산기 및 감산기를 구성한다.
3) 기본 게이트를 사용한 연산 회로의 구성방법을 익힌다.
4) 브레드보드와 TTL을 사용하여 기본 회로를 구성하고 동작을 측정한다.
5) 전원 공급기, 오실로스코프, 그리고 프로브 등 각종 실험 장비의 조작을 익힌다.


2. 이론
1) 반가산기 (HA : Half Adder)
가장 간단한 2진 가산기는 반가산기로 불리며 2개의 이진수를 묶어서 출력과 캐리를 발생시키게 됩니다. 반가산기의 동작을 이해하는 첫 번째 단계는 입력조합과 2진 덧셈의 법칙에 의거한 출력결과를 살펴보는 것입니다. 하나의 입력이 1, 다른 입력이 0 이면 결과는 이진수 1의 합과 이진수 0의 캐리가 발생되며, 입력이 모두 1이면 결과는 0의 합과 1의 캐리가 발생된다. 입력이 모두 0이면 0의 합과, 0의 캐리가 발생됩니다. 입력 A와 B에 의해 생성된 진리표를 합과 캐리의 분리된 진리표로 고려하면 합은 베타적-OR의 표로, 캐리는 AND의 결과로 볼 수 있습니다. 반가산기는 앞의 가산기로부터의 캐리입력을 받을 수가 없으므로 제한적인 용도를 갖게 됩니다


2) 반가산기의 논리식
S = AB + (AB)` = A ⊕ B
C = AB
S는 합을 나타내는 변수이고 C는 캐리(자리올림)을 나타내는 변수입니다. 진리표에서 S 를 표현하기위해서 1로 나타난 부분이 두개가 출력되었는데 A`B+AB` 표현방법은 입력되는 값을 AND연산으로 표현하고 각 항은 +로 연산 한 것을 볼 수 있습니다. 저 식을 간략화 해서 S=A와 B의 XOR로 표현됩니다. C도 마찬가지입니다. 1로 표현된것은 가장마지막 A 와 B가 모두 1일때 밖에 없죠.. 그래서 AB로 표현됩니다.

참고 자료

없음