"회로구현"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전자회로 인형뽑기 전전설3 퀸맥클러스키 atmega128 프로젝트 sic mosfet 설계 텀프로젝트 회로 아날로그 광운대 기전실

판매자 표지는 다운로드시 포함되지 않습니다.

"회로구현" 검색결과 81-100 / 9,989건

실험07 미분기적분기 회로구현 예비보고서

예 비 보 고 서학 과학 년학 번조성 명실험 제목미분기 적분기 회로구현연산증폭기를 커패시터와 결합을하면 미분회로나 적분회로로 사용할 수 있다. 이는 컨트롤 회로의 구성에서 매우 ... 미분, 적분회로라고 한다.1. 미분회로커패시터와 연산증폭기의 성질을 이용해서 커패시터, 저항, 연산증폭기를 위의 그림처럼 구성하면 미분회로를 만들 수 있다. 미분회로는 말 그대로 ... 입력신호를 미분해서 그 결과값을 출력으로 내보내는 회로이다. 연산증폭기의 성질로 인해 비반전 단자와 반전단자의 전압은 동일하고 비반전 단자가 접지와 연결되어 있어서 반전단자의 전압

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.26

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

1Result report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2. 실험 ... 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터인 Counter에 대해 학습하고 CLK에 따라 동시에 트리거 되는 동기식 카운터(병렬 카운터)와 비동기식 카운터

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2 ... 플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이다. 용도는 계수(計數), 타이머, 주파수 분주기, 주파수 계수기 등

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
판매자 표지

[마이크로프로세서설계실험] 팀프로젝트 시계 회로를 구현 결과보고서

마이크로 프로세서 설계 실험Term project 결과 보고서1. 목적Pic16f876a와 다른 output 소자들을 이용하여 시계 회로를 구현하고 어셈블리어를 사용하여 시계 및

리포트 | 20페이지 | 1,500원 | 등록일 2019.11.17

다운로드 장바구니
판매자 표지

논리회로설계 - 전자자물쇠 구현

Chattering 현상전자 회로 내의 스위치에 접점이 붙거나 떨어질 때 기계적인 진동에 의해 실제로는 매우 짧은 시간 안에 접점이 붙었다가 떨어지는 것을 반복하는 현상. ... 략>결 과예비 발표 때 계획했던 알고리즘과 결과 알고리즘을 비교하면 일치한다.오히려 State에 따라 다르게 LED 출력이 나타나도록 구현하였다. 예비 발표 때는 LCD는 손대 ... 지 않기로 했으나 실험이 잘되어서 LCD까지 State에 따라 다르게 나타나게 구현하였다.

리포트 | 14페이지 | 3,000원 | 등록일 2016.06.25 | 수정일 2016.06.27

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1 ... ) B=0, 2)B=1, 3)B=open 상태에 대하여 진리표를 작성하라.(2) 4입력 AND 게이트의 진리표를 작성하라.(3) SN7432로 2입력 OR 회로 진리표를 작성하라.(4 ... ) SN7404로 회로를 구성하고 각 단자의 진리표를 만들어라.(5) SN7402로 다음과 같이 회로를 구성하고, B단자의 3가지 입력에 대하여 진리표를 구성하라.(6) SN

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 함수를 이용한 논리회로의 구현- 부울 함수는 기본 게이트를 사용하여 구현할 수 있음예비과제(1) NOT, AND, OR, NAND, NOR 및 Exclusive-OR 게이트 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR

리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
A+받은 TTL과 SPLD로 구현한 59.9초 스톱워치 응용회로 결과보고서

기초전자공학실험1 응용실험 보고서(추가1) TTL와 SPLD로 구현한 59.9초 스톱워치회로 개요구성도nCLR 스위치 - FND_A에 나타나는 숫자의 초기화를 위해 사용EN ... 2SW nCLR93U1,U4,U77447103U2,U5,U8FND_A113U3,U6,U974161121U10NE555131U1116V8BOM구현결과 및 분석도움말: 최종 구현회로 ... 스위치 - 이 회로에서는 High로 설정했을 때, 동작을 시작함555 타이머(0.1sec) - 10Hz의 주파수를 발생시키기 위해 사용7-Segment 0.1초, 1초, 10초 단위

리포트 | 6페이지 | 1,500원 | 등록일 2019.09.06

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

000011101110(6) 부울 함수를 이용한 논리회로의 구현F(A, B, C) = AB ＋ C'◆예비과제(1) NOT, AND, OR, NAND, NOR 및 Exclusive-OR ... 실험5. 논리 게이트 및 부울 함수의 구현◆ 목적(1) AND, OR, NAND, NOR, XOR, XNOR의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.(2) 부울 ... 대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 결과 보고서

◆실험 결과(1) SN7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=Open 상태에 대하여 진리표를 작성하라.ABY000.1145V010.1440V100 ... 11100.1443V11114.5926V(3)SN7432로 2입력 OR 회로 진리표를 작성하라ABY000.1333V014.1541V104.1521V114.1514V(4) SN7404 ... 로 회로를 구성하고 각 단자의 진리표를 만들어라.A`WXY03.7791V0.1564V3.7368V10.1563V3.7561V0.1375V(5) SN7402로 다음과 같이 회로를 구성

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(2)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(2)◆실험가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.클럭수Q3Q2Q1Q0십진수 ... 1415HHHH1516LLLL017LLLH118LLHL2위의 사진에서의 구성한 회로는 교재의 회로 [그림8-9]과 동일합니다.다만 사진에서처럼 실제 구성한 회로에서는 결과 값 Q0 ... = Q3 = L 임을 바로 알 수 있습니다.◆검토 및 고찰이번 실험에서는 4비트 동기식 상향 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 예비 순차논리회로 설계 및 구현(1)

디지털공학실험(예비보고서)실험 : 순차논리회로 설계 및 구현(1)1. 실험 목적가. 4상태를 가진 상태도(state diagram)를 회로로 구현하고 동작을 확인한다.나. T ... .이 장의 실험 목적은 앞서 실험목적에 나와 있듯이 상태도를 이해하여 회로를 구현하는 것이며, T-플립플롭을 이용하여 리플 카운터를 설계하는 것입니다. 여기에 추가적으로 최대동작주파 ... -플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동작 주파수와 전달 지연(propagation delay)을 측정한다.2. 실험 이론가. 4상태를 가진 상태도

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
★디지털논리회로_디지털시계, 스톱워치 둘다 (회로도, 구현영상, 설명 자세함)★

디지털시계 발진회로의 function generator를 사용해 CP를 1Hz의 신호로 IC7의 14번 핀의 카운터 회로로 전달한다. 1초, 1분 단위 카운터의 carry 신호

리포트 | 19페이지 | 3,000원 | 등록일 2015.03.01 | 수정일 2015.03.04

다운로드 장바구니
디지털 논리회로 자판기 구현

Question #3.1. IntroductionIn this question, I saperated the states according to the amount of money accumulated until now. That means, S0 equals to 0..

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.28

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계 ... 한다.#2. 요구사항 구현 및 달성도요구사항구현방법달성도기존 요구 기능6자리 비밀번호 설정비밀번호를 저장할 signal을 6개 선언한 후 그 곳에 비밀번호를 설정하여 차후에 입력받

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
세다로직으로 구현한 카세트 논리 회로

세다로직으로 구현한 카세트 논리 회로

리포트 | 13페이지 | 2,000원 | 등록일 2010.06.19

다운로드 장바구니
로직웍스를 이용한 논리회로 구현

도계 및 구현? 7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486과 7408의 7번 핀은 접지하며, 14번 핀은 +5V 전압을 인가한다. 입력 ... 2009년 논리회로 설계보고서제출자 이름제출자 학번제출자 분반담당교수마감일시제출일시이메일 주소점 수/ (점수/만점)--- 목 차 ---1. 시뮬레이터 요약2. 실험 1: 기본 ... 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5. 실험 4: 가산기와 감산기 설계 및

리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28

다운로드 장바구니
논리회로 국제조기 회로 구현 보고서

Diagram① 전반적인 회로도 구성 전반적인 회로의 대략적인 모습은 위 그림과 같다. 우선 국의 종류 및 국의 양을 선택하는 부분이 있고, 국의 종류 ... 와 양을 선택하는 단계가 끝나면, 선택에 따라 특정한 Sequential Circuit의 회로를 돌게 된다.(국을 끓이는 동작에 관한 부분이다). 이 때 Sequential ... Circuit은 상태에 따라 Timer의 영향을 받는다. (불 조절에 관한 부분이다.) 국이 다 끓여지면(Timer의 상태), 국이 다 끓여졌음을 알리는 알람이 울린다.(전체 회로

리포트 | 34페이지 | 1,000원 | 등록일 2009.12.16

다운로드 장바구니
7 세그먼트 논리회로 구현

은 X 의 BC' 항과 Z의 B'C‘항을 통해 얻을 수 있도록 하였다.(게이트를 줄이기 위함이다.)⑦ 게이트는 최대로 공유하였다.⑧ 논리식을 통해 회로도를 구현하였다. ... = C' +A'B010011011011101001010011011011001011X3= C' + A'B' X4= B'C' + A'C + A'C(4) 회로도 (AND OR 회로)(4 ... ) 회로도 (NAND회로)(5) 디자인과정에서의 결정① 3 비트의 입력에 관한 상위 4개의 세그먼트를 활용하여 그림으로 나타내었다.상위 4개의 세그먼트만을 이용하였다.② 진리표 작성

리포트 | 3페이지 | 1,500원 | 등록일 2008.10.07

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기