"회로구현"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전자회로 인형뽑기 전전설3 퀸맥클러스키 atmega128 프로젝트 sic mosfet 설계 텀프로젝트 회로 아날로그 광운대 기전실

판매자 표지는 다운로드시 포함되지 않습니다.

"회로구현" 검색결과 61-80 / 9,989건

[SSL design] 회로 디자인 및 구현, 시뮬레이션 / 010 탐지(sequence detect) 프로그램 디자인 및 구현

네번째 실습의 첫번째 문제는 주어진 회로 분석을 통해 등식을 도출하여 state diagram 을 완성하고, 본인이 임의로 설정한 input x의 sequence에 맞 ... diagram과 일치하는 가를 알아보는 문제다. 두번째 문제는 내가 직접 SSL을 디자인하는 실습이다. “010”을 탐지하는 회로를 timing diagram과 state diagram ... 으로 표현한 후 쿼터스와 모델심의 시뮬레이션을 통해 알맞은 회로인가 확인한다. “010”을 탐지하는 회로의 작동을 state diagram으로 나타냈다. Initial s

리포트 | 23페이지 | 2,500원 | 등록일 2020.10.08 | 수정일 2020.11.23

다운로드 장바구니
실리콘 산화후막 공정과 Cu-BCB 공정을 이용한 고성능 수동 집적회로의 구현과 성능 측정 (Implementation of High-Quality Si Integrated Passive Devices using Thick Oxidation/Cu-BCB Process and Their RF Performance)

Cu 및 BCB 공정을 사용하여 고성능 RF 수동회로를 실리콘 기판 상에 구현하는 RF 수동 집적회로 공정을 개발하였다. 이러한 기술은 개별 수동소자를 통한 모듈 구현방식 ... 보다 훨씬 작고 저렴하며 우수한 성능의 RF 모듈을 구현할 수 있게 하였다. 개발된 실리콘 수동 집적회로 공정으로 제작된 내경 225 um, 회전수 2.5의 인덕터는 2.7 nH ... ) 형태의 수동회로를 제작하였다. 제작된 저역 여파기는 2차 고조파 억제를 위해 인덕터 내경 안에 병렬공진용 커패시터를 삽입하였고 2.45 GHz에서 0.5 dB 이하의 삽입손실

논문 | 8페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
충북대 기초회로실험 논리게이트와 부울함수의 구현 예비

이 1이 되는 논리회로를 말하며, 이 회로는 논리 연산회로, 2진수의 비교, 착오의 검출, 코드변환 등에 쓰인다.(6) 부울 함수를 이용한 논리회로의 구현부울 함수는 기본 게이트 ... 실험 4. 논리게이트와 부울함수의 구현(예비보고서)실험 목적(1) AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득 ... 한다.(2) 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.이론(1) NOT(Inverter)NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정연산을 행하

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
충북대 기초회로실험 논리게이트와 부울함수의 구현 결과

실험 4. 논리게이트와 부울함수의 구현(결과보고서)실험 결과(1) SN 7408로 회로를 결선하고, 1) B = 0, 2) B = 1, 3) B = open 상태에 대하여 진리표 ... .111010.111100.111114.47(3) SN7432로 2입력 OR 회로 진리표를 작성하라.ABY[V]000.113014.49104.49114.49(4) SN7404로 회로를 구성 ... 하고 각 단자의 진리표를 만들어라.AW[V]X[V]Y[V]05.080.01955.0710.01645.080.0157(5) SN7402로 다음과 같이 회로를 구성하고, B단자의 3

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

FPGA Board를 이용한 FSM회로의 구현 (up-counter)예비레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... Design Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함 ... 다.[1]넓은 평야 (field)의 바둑판처럼 규칙적인 구획을 가진 배열 (Array)을 프로그래밍Filed(사용자)에서 프로그래밍이 가능한 Gate array(디지털 회로 반도체

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

6주차 예비 보고서 22장 VerilogHDL을 활용한 순차논리회로의 구현

22장 VerilogHDL을 활용한 순차논리회로의 구현 예비 보고서실 험 일학 과학 번성 명1. 조합논리와 순차논리회로의 차이에 대해 설명하시오.1-1. 동작상의 차이조합논리회로 ... 이 출력된다,순차논리회로는 INPUT과 STATE를 둘 다 고려하여 OUTPUT을 출력한다. STATE를 알아야하므로 정보를 저장할 수 있는 플립플롭을 포함하고 있다. 조합논리회로 ... 선언Always 구문왼쪽처럼 각각 코드 두 줄 작성할 것.조합논리회로module combinational{input wire D,output reg Q};always@(posedge clk)beginQ

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
회로이론 ) 교류 발전기의 원리와 구현방법을 자세히 설명하시오.

회로이론교류 발전기의 원리와 구현방법을 자세히 설명하시오.회로이론교류 발전기의 원리와 구현방법을 자세히 설명하시오.목차Ⅰ. 서론Ⅱ. 본론1. 교류2. 교류 발전기의 원리3. 교류 ... 발전기의 구현 방법Ⅲ. 결론Ⅳ. 출처 및 참고자료Ⅰ. 서론학창 시절 과학 시간에 손가락을 이용한 수업이 있었다. 엄지를 편 상태로 각각의 방향을 가리키는 것으로 전류가 위로 흐르 ... 은 경우도 직류 회로를 이용한 결과물이라 할 수 있는데 이처럼 모든 발전기는 자속을 발생시키는 계자와 전력의 생산을 담당하는 전기자가 필요하다. 이러한 발전기의 사용은 예

리포트 | 6페이지 | 5,000원 | 등록일 2023.01.17

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

FPGA Board를 이용한 FSM회로의 구현 (up-counter)결과레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... 로 동작해 결과를 확인하였다. 동기 카운터 설계를 할 때에는 간단한 up카운터 일지라도 진리표를 그리고 카르노 맵으로 논리를 간소화한 뒤 회로를 구성해야 했다. 그에 비해

리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
다양한 열전쌍(TC)의 냉점보상과 단선감지 회로설계 및이를 이용한 다채널 인터페이스 구현 (Design of Cold-junction Compensation and Disconnection Detection Circuits of Various Thermocouples(TC) and Implementation of Multi-channel Interfaces using Them)

한국전기전자학회 차형우

논문 | 8페이지 | 무료 | 등록일 2025.03.26 | 수정일 2025.03.28

다운로드
판매자 표지

기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현

리포트 | 15페이지 | 1,900원 | 등록일 2023.07.19

다운로드 장바구니
광대역 및 다중 대역 시스템용 혼성 변환 방식 RF 전단부 구현을 위한 다중 기능 회로의 설계 및 제작 (Design and Fabrication of a Multi-Function Circuit to Implement Hybrid- Conversion RF Front-End for Broadband and Multiband System)

본 논문은 광대역과 다중 대역 특성을 갖는 DVB-H 수신기에 적합한 혼성 변환 방식의 RF 전단부 구조를 제안하고, 이의 구현을 위한 다중 기능 회로를 제작하여 측정 ... 하였다. 다중 기능 회로는 광대역 VHF/UHF-대역을 수신하는 경우, 변환 손실 －10.0 dB, 잡음 지수 7.0 dB, IIP3 2.0 dBm을 갖는 부고조파 혼합기 모드로 동작

논문 | 9페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)

, Dataflow, Gate level 형식으로 구현하고 각각의 형태가 일치함을 확인한다.B. 자세한 실험 내용 및 설명i. Gate 설명 및 진리표 작성 XOR GateXor gate

리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
판매자 표지

시퀀스제어 팀프로젝트 - 자동세차장 구현 발표 PPT (시퀀스회로 포함)

세차장 동작순서자동세차장이 어떻게 동작될까?STEP1돈을 넣음STEP2바닥 롤러 작동STEP3거품롤러 작동STEP4맑은 물 세척STEP5건조플로우 차트전원 인가↓START ON(카운트 +1)↓MC1 여자(바닥롤러)↓리미트1 ON

리포트 | 16페이지 | 4,500원 | 등록일 2021.05.15

다운로드 장바구니
논리 게이트 및 부울 함수 구현 회로실험 예비보고서(고찰 포함)A+

의 비교, 착오의 검출, 코드 변환 등에 쓰인다.부울 함수를 이용한 논리 회로의 구현부울 함수는 기본 게이트들을 사용하여 구현 할 수 있다.실험 준비물디지털 멀티 미터 1대전원 ... 예비보고서논리 게이트 및 부울 함수의 구현목적AND, OR, NOT, NAND, NOR, XOR, XNOR 의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.부울 대수 ... 를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.이론NOT(Inverter)NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행하는데 논리적 부정을 나타내

리포트 | 5페이지 | 1,500원 | 등록일 2022.11.14 | 수정일 2024.04.19

다운로드 장바구니
효율적인 회로구현을 위한 부울대수와 카르노맵을 이용한 간략화 방법 및 특징에 대해 작성하세요.

효율적인 회로구현을 위한 부울대수와 카르노맵을 이용한 간략화 방법 및 특징에 대해 작성하세요.- 목 차 -1. 서론2. 본론1) 부울대수2) 카르노맵3) 부울대수와 카르노맵 ... , 조합논리회로, 레지스터, 카운터 등으로 매우 다양한데 나는 이에 관련한 지식과 기술을 지난 ‘디지털공학개론’ 교과과정을 통해 학습한 바 있고, 그중에서도 효율적인 회로구현을 가능 ... 으로 간략화된 부울식들끼리 OR 연산을 진행한다.(2) 카르노맵을 이용한 간략화 방법의 특징앞서 설명한 부울대수가 회로구현의 효율성을 극대화하기 위해 활용되었다면, 카르노맵은 이러

리포트 | 4페이지 | 4,500원 | 등록일 2022.07.06

다운로드 장바구니
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)

가능하다는 것을 알 수 있다.이번 실험에서는 1-bit full adder의 경우 dataflow, gatelevel로 구현하였다. 역시 full adder하나만으로 진행하는 단일 ... 연산이라 Boolean expression으로 표현하기에는 dataflow 형식이 직관적이고 한 눈에 보기 쉬웠다. 4-bit full adder의 경우 gatelevel로 구현 ... 하였는데, 앞의 값에서 연속적으로 이어 진행하는 연산이다보니 비교적 gatelevel로 구현하는 것이 다른 형식에 비해 직관적이고 코드를 짜기에 알맞았다. 특히 1-bit full

리포트 | 7페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
효율적인 회로구현을 위한 부울 대수와 카르노 맵의 특징에 대해 설명하세요. 2) 성립한다는 것을 진리표를 이용하여 증명하세요.

1) 효율적인 회로구현을 위한 부울 대수와 카르노 맵의 특징에 대해 설명하세요.진리표만 보고 만드는 회로는 너무 복잡할 것이고, 부울 대수를 이용해서 간단하게 만들었지만 식이 더 ... 의 논리식을 찾도록 간소화시키는 카르노 맵은 부울 변수가 4개까지인 회로의 최소화에 적합합니다. 이러한 카르노 맵은 실전적이고 빠른 효율성을 지니고 있습니다. X+X’=1이라는 항등식

리포트 | 1페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2021.04.24

다운로드 장바구니
선형회로에서의 최대 전송 구현

선형회로에서의 최대 전력 전송 구현- linear circuit에서 maximum power transfer의 구현 -과목명담당교수 OOOOO대학교OOOO과OOO20XX년 XX월 ... 의 손실을 줄이기 위해 linear circuit(선형 회로)에서의 maximum power transfer(최대 전력 전송)을 구현하기 위하여 전자 제품의 부하 저항 크기 ... 와 적용 가능성본 논문은 다른 선진국보다 엄청난 전력손실이 발생하고 있는 우리나라의 문제를 해결하기 위해 linear circuit(선형 회로)에서의 maximum power

논문 | 7페이지 | 3,000원 | 등록일 2016.07.25 | 수정일 2016.10.17

다운로드 장바구니
7. 미분기적분기회로구현 결과보고서

결 과 보 고 서학 과학 년조성명(학번)전자공학과2실험 제목미분기, 적분기 회로구현1. 실험 결과1) OP-AMP를 이용한 미분회로, ,- 파란색 파형 : (입력 파형 - 삼각파 ... )- 노란색 파형 : (출력 파형)미분기의 출력이 고주파 잡음에 민감하게 반응하는 것을 줄이기 위해 입력 캐패시터에 직렬로 저항를 연결해 주는데, 이 때 회로는 일 경우 증폭 ... 률이 가 되는 반전 증폭기가 되고, 일 경우 미분기로 작용하여 입력과 출력은 과 같은 관계를 갖는다.실험에서 설계한 회로의 경우 이므로 미분기로 작동해야하는데, 위의 오실로스코프 사진

리포트 | 2페이지 | 1,000원 | 등록일 2019.04.09

다운로드 장바구니
실험07 미분기적분기 회로구현 결과보고서

이 미분이 되고 적분이 되는지 확인을 해보았다.(1) 미분기그림1. 미분기 회로 구현그림2. 미분기 회로 결과그림3.주파수가 발진주파수 이상일때미분기는 출력값을 입력의 미분된 값 ... 이 되는 것을 확인 할 수 있었다. 큰 오차를 보인 것은 캐패시터의 충방전이 제대로 이루어지지 않아서 였음으로 생각해볼 수 있다.(2)적분기그림1. 적분기 회로 구현그림2. 적분기 ... 결 과 보 고 서학 과학 년학 번조성 명실험 제목미분기, 적분기1. 실험 결과 및 고찰이번 실험은 OP-AMP를 사용하여 미분기, 적분기를 만들어 실제 내가 만든 회로의 출력

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.26

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기