"추가논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 컴활1급 필기 FPGA 디지털공학실험 컴퓨터구조와원리 에지트리거

"추가논리게이트" 검색결과 81-100 / 804건

판매자 표지는 다운로드시 포함되지 않습니다.

아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

도 언급했듯, 실험 1 회로에 not 게이트를 추가하여 R을 제거하고 하나의 입력으로 표현할 수 있도록 회로를 구상한 후, Enable이 제대로 기능하는지 확인한다. C가 0일때 이전 ... 에 Enable 입력이 있는 회로의 성질을 명확히 확인할 수 있었다. 앞서도 언급했듯, 실험 1 회로에 not 게이트를 추가하여 R을 제거하고 하나의 입력으로 표현할 수 있도록 회로를 구상 ... 하고 이를 2B와 연결한다.4. 1Y를 3번 게이트에 입력하고 2Y를 4번 게이트에 입력한다.5. 3Y를 4번 게이트의 입력으로 대입하고 4Y를 3번 게이트릐 입력으로 대입한다.6

리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
반도체 공정 레포트1- International technology roadmap for semiconductors, 2005 Edition, PIDS(process integration, devices, and structures)

을 말한다. LOP 논리의 경우, 게이트 길이가 고성능 트랜지스터 게이트 길이보다 2년 뒤쳐져 있어, 과거의 추세와 모바일 애플리케이션에서 저 누설 전류 필요성을 반영한다. LSTP ... Challenges ≥ 32 nmSummary of Issues1. 32nm 기술 세대로 MOSFET 확장대형 평면형 CMOS 확장은 높은 채널 도핑 필요, 접합부와 게이트 유도 배수 누출(the ... 이 문제점. 특히 어려운 문제는 이러한 초박형 MOSFET의 두께 제어와 가변성이다.2. high-κ gate 유전체와 금속 게이트 전극의 시기적절한 수행적시에 구현하려면 금속 게이트

리포트 | 17페이지 | 2,000원 | 등록일 2021.01.15 | 수정일 2021.01.19

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... ]※ 위 네 개의 게이트는 모두 NAND게이트이다.사진 2 4.1.2 실험EN의 값이 0이면 S와 R의 값과 무관하게 LED의 불빛은 바뀌지 않는 즉, No change 상태가 된다 ... 에 1이라는 신호를 주고 있다가 0의 신호를 주면 다음 nor 게이트의 2번째 input은 0이 들어가지만 1번째 input은 not 게이트를 거쳐 오므로 값이 not 게이트를 통과

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 예비보고서 10주차 A+보고서 1등보고서

그램과 여기표는 다음과 같다.[그림 2] D 플립플롭3) JK 플립플롭JK 플립플롭은 RS 플립플롭에 AND 게이트를 추가해서 금지조건인 S=1,R=1을 현재상태의 반전을 출력 ... 된다. 블록 다이그램과 여기표는 다음과 같다.[그림 4] T 플립플롭2-2. K-맵을 이용하여 그림 10.7(a) ~ 그림 10.7(d)에 나타낸 논리회로와 여기표로부터 특성방정식을 유도 ... 하라Racing 현상은 쿨럭 펄스가 1일때 출력상태가 변화되면 입력 측에 변화를 일으켜 오동작이 발생되는 현상이다. 레이스 현상은 하나의 게이트에 대한 두개의 입력이 동시에 변할

리포트 | 5페이지 | 1,500원 | 등록일 2022.03.24

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

었다고 생각하는가? 잘 되었다면 그 근거는 무엇이며 잘 안되었다면 그 이유를 생각하여 서술한다.논리 게이트를 이용하는 실험실습은 정확한 전압 값을 측정하기 보다는 논리값인 1과 0 ... 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치와 LED 값 ... 입력 단자와 출력 단자의 전압을 측정하는 대신 LED의 ON/OFF(논리값 1,0)를 통해 설계한 회로와 진리표 사이의 일치 여부를 판단하였다. 입력 단자의 LED의 상태가 좋

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
기초전자회로실험 - D래치및 D플립플롭 예비레포트

에 의한 영향을 제거하는 방법에 대한 입증15-(2) NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험15-(3) D 플립-플롭의 데스트 및 래치와 플립-플롭의 몇 가지 ... 를 띄고 있는 것으로 각각의 비트마다 독립적으로 On/Off가 가능하다．접점 용량이 작기 때문에 대전류용으로는 부적합하다．[1]4.7486 quad XOR 게이트 :2입력 ... 의 Exclusive OR게이트가 6개 들어있다. [2]5.7400 quad NAND 게이트 :2입력의 NAND게이트가 4개 들어있다. [2]6.7404 hex 인버터 :[2]7.7474

리포트 | 14페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
디지털 논리회로 실험 3주차 Encoder와 Decoder 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : Encoder 과 Decoder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 ... 의 논리회로도와 진리표그림 3-2는 2-to-4 디코더의 또 다른 형태로 디코더이다. 그림 3-2의 디코더에 대한 진리표와 그림 3-1의 디코더에 대한 진리표를 비교해 볼 때 출력 ... 를 비교해 보면 그림 3-1의 AND 게이트들이 그림 3-2에서는 NAND 게이트로 바뀌었음을 알 수 있다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 3-2와 같은 형태가 많

리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
정보처리기사요약(2.전자계산기구조)

)― 회로의 출력 값이 내부상태와 입력에 따라 정해지는 논리회로로서 기억능력이 있다. (카운터 회로)2. 게이트(Gate)― 논리회로를 구성하는 기본 소자.1) 게이트 종류A B F0 ... 전자계산기구조제1장 논리회로정보처리기사 - 2. 전자계산기구조제 1 장 논리회로(Logic Circuit)― 2진 정보를 기반으로 AND, OR, NOT 등과 같은 논리 연산 ... 에 따라 동작을 수행하는 논리소자들을 사용하여 구성된 전자회로.1. 논리회로의 분류1) 조합논리회로(Combinational logic circuit)― 회로의 출력 값이 입력 값

시험자료 | 16페이지 | 3,500원 | 등록일 2021.05.24

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

c1, 아니면 0을 출력하는 논리 부호이다. 3 == 4는 서로의 값이 다르므로 0을 출력한다.두 번째, ‘!=’는 앞이 뒤의 값과 다른 경우 1, 같은 경우 0을 출력하는 논리 ... 부호이다. 3 != 4는 앞과 뒤가 다르므로 1을 출력하였다.세 번째, ‘>’는 앞의 값이 뒤의 값보다 큰 경우 1, 아닌 경우 0을 출력하는 논리 부호이다. 1 > 2는 앞 ... 하여 동작을 시험하시오. (입력 : button SW, 출력 : LED)(2) Lab 2- Gate Primitive 를 이용하여 2-input AND 게이트 설계를 진행하시오

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
결과보고서(7 가산기)

를 입력 후 XOR 게이트 통과해 나오는 출력 S는 A, B를 더해서 나오는 합(Sum)이고, AND 게이트를 통과해 나오는 출력 C는 자리올림(Carry)이다.이를 논리식으로 표현 ... 하면 다음 그림 1에 나와 있는 것과 같다.◀ 그림 1반가산기 논리 선도실험 결과, B=A=0 일 때는 아무 결과가 없고, B=0,A=1 / B=1,A=0 일 때 S에 1이 출력 ... 을 여러 개 추가하고 병렬 가산기와 표시기 회로를 추가하면 원하는 숫자의 투표 집계 시스템을 만들 수 있다. 각 전가산기는 3명의 투표 결과를 집계하여 Sum과 캐리로 출력

리포트 | 5페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
전자회로실험 예비보고서 - MOSFET의 동작 대신호, 소신호 동작 ( A+ 퀄리티 보장 )

FET, pMOS FET. etc..라고도 함) 금속 산화막이란 이름이 붙은 것은 초기에 게이트로 금속을 이용하였기 때문이나, 현재는 폴리실리콘 게이트를 사용하여 금속이란 이름 ... 은 그저 관습적인 표현이 되었다. 저항층 게이트 전계효과 트랜지스터 (insulated-gate field-effect transistor, IGFET)는 모스펫과 거의 동의어이 ... 며 산화되지 않은 게이트 저항층을 갖는 전계효과 트랜지스터를 가리킨다. 폴리실리콘 게이트를 갖는 소자를 가리킬 때 "IGFET"의 사용을 선호하지만, 아직도 대부분은 모스펫이

리포트 | 16페이지 | 1,000원 | 등록일 2020.12.03

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

의 목적Verilog HDL은 하드웨어 설계자가 저수준(게이트. 스위치)뿐만 아니라 고수준(설계, 동작)까지 설계를 할 수 있도록 허용하며 이는 VLSI(Very Large ... 의 문법? ModuleVerilog의 모듈은 설계를 위한 기본 단위가 된다. 다음과 같은 형태를 가진다.module ( 포트목록 );...endmodule예) 3개의 AND 게이트 ... 문을 이용하여 값을 부여할 수 있다. (그림 1 참조)? 연산자Verilog의 연산자는 산술 연산자, 관계 연산자, 논리 연산자, 시프트 연산자 등이 있다. 논리 연산자 중 비트

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

- 게이트 D 래치D 래치는 입력을 1개로 하여 SR래치의 금지된 동작이 입력되지 않도록 구현된 회로이다.이제 이 래치에 clock 입력이 추가되어 시간에 따라 데이터가 변화하도록 설계 ... 가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우 ... 하거나E, EN, G 등으로 표시)로 하고, 입력신호와 별도의 제어 입력이 같이 있다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)이라고 한다.E 신호가 없을 경우

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적D Latch와 D Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작 ... .-D 플립플롭InputOutputDCLKQ0falling01falling1(a) 논리회로 (b) 진 리 표(C) 타이밍 선도그림 5-6 SR 플립플롭을 이용한 하강 에지 트리거

리포트 | 8페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로(생능출판, 김종현) 1단원 정리

연산은 가장 기본적인 논리 연산들이며, 그 외에도 NAND연산, NOR연산, Exclusive-OR연산 등이 있음1.5. 논리 게이트- 디지털 시스템에서 논리 연산들은 기본 전자 ... .5.3. NOT 게이트- 인버터(inverter)라고도 부르는 NOT 게이트는 한 개의 입력 신호만 받아들이며, 그 입력 값에 대해 논리적으로 반대되는 값을 출력으로 내보내 ... 거나 잡음 신호가 추가되는 경우가 흔히 있기 때문에, 그 신호를 재생시켰을 때 문제가 발생함. 그 음향 신호를 디지털 저장장치(CD-ROM)에 저장한다면, 아날로그 신호는 일정 주기

시험자료 | 5페이지 | 1,500원 | 등록일 2020.11.09

다운로드 장바구니
판매자 표지

(A+자료) 디지털실험 텀프로젝트 PvP 두더지잡기 게임 구현 작품

두더지 잡기팀원역할 분담회로 설계 및 구현회로 설계 및 구현동기 및 목적수업시간내에 배운 수준에서 응용할 수 있는 소재인 카운터, 논리게이트, 플립플롭 등이 있다. 이 소자들을 활용 ... 하여 다양한 디지털 논리들을 구현할 수 있는데 그 중에서 재밌는 작품을 만들어보고 싶어 고민하다가 두더지 잡기 게임을 회로로 만들어 볼 수 있겠다는 생각이 들었다. 논리게이트 ... 에는 7-segment 하나를 추가, 일의 자리 연결 4026소자 5pin(Carry out)을 십의 자리 4026 1pin에 연결해 일의 자릿수 9이후에 입력이 들어오면 십의 자리

리포트 | 20페이지 | 5,000원 | 등록일 2023.01.09 | 수정일 2023.03.07

다운로드 장바구니
기초전자회로실험 - 비동기,동기 카운터 예비레포트

는 두 플립-플롭에 의해서 발생되는 원하지 않는 “glitch”를 살펴보자. 그림 19-6의 회로에서 상태0를 디코드 하기위한 두 개의 2-입력 NAND게이트를 추가하자(NAND ... -(2) 카운터의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성3. 실험 장비 :1. 7400 quad NAND 게이트2입력의 NAND게이트가 4개 들어있다. [1]2 ... 게이트 혹은 실험자가 결정한 SSI IC[4]7. 74LS139A dual 2-to-4 line 디코더[6]4. 관련 이론 :1) 비동기 카운터와 동기 카운터의 설계와 동작방식

리포트 | 11페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

<디지털회로실험> 멀티플렉서와 디멀티플렉서, 패리티발생기와 검사기

에 대하여 입력 D0~D3 중 어떤 값이 출력 Y가 되는지 확인한다.멀티플렉서란 여러 개의 데이터 입력을 받아들여서 그중에 선택된 입력만을 출력하는 논리 회로로, 다중 입력 데이터 ... 가 예상과 다르게 나왔었지만 금방 알아차리고 정정하였다.실험 3) 2-비트 짝수 패리티 발생기패리티 비트(Parity bit)란 정보 전달 과정에서의 오류를 검사하기 위해서 추가 ... 출력 L3(패리티 비트)가 더해져 1의 개수를 짝수로 만드는 것을 XOR 게이트의 출력으로 직접 확인할 수 있었다.실험4) 2-비트 짝수 패리티 발생기/검사기실험 4에서는 2

리포트 | 7페이지 | 2,000원 | 등록일 2023.10.24

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단 ... Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산 ... 기본 구조는 컨피규러블 논리 블록 (configurable logic blocks) 어레이와 라우팅 채널로 구성된다. 다중 I/O 패드는 한행의 높이나 한열의 너비에 적합

리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

(Complementary metal-oxide-semiconductor) HYPERLINK \l "주석2"[2]CMOS는 MOSFET을 활용해 만든 디지털 논리 회로이다. CMOS ... 의 연산이 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개 ... 의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기