"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 81-100 / 1,725건

7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.28(목)분반, 조**분반, *조학번 ... 할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과를 나타낼 때까지 걸리는 시간을 의미한다. 이 전파 지연 시간이 게이트의 입출력 ... 되어야 하는 경우가 생긴다.따라서 논리회로 설계 시에는 전파 지연 시간을 정확하게 확인할 필요가 있다.AND 게이트와 OR 게이트의 전파 지연 시간을 정확하게 측정하기 위해서 먼저

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03

다운로드 장바구니
7. 논리함수와 게이트 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 7 결과보고서-논리함수와 게이트학과 :담당 교수님 :제출일 :조 :학번 / 이름 :7-4. 설계실습 내용 및 분석7-4-1 설계한 논리 ... 를 포함하여 요약한다. 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이 잘되었다고 생각하는가? 실습이 잘 되었거나 못 되었으면 그 이유를 생각하여 서술한다. ... 게이트 구현 및 동작(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 7. 논리함수와 게이트

실습 7. 논리함수와 게이트실습목적여러 종류이 게이트의 기능을 측정하여 실험적으로 이해한다.설계실습계획서2-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트 ... 가 다른 구형파가 나올 것이다. 이 주파수 차이를 이용하여 딜레이를 측정할 수 있다.2-2 NAND 게이트 설계 및 특성 분석Vcc를 5V (논리값 1)에서 0V (논리값 0 ... 출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.AND게이트와 OR게이트는 두 입력신호가 같으면 그 값

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
비동기 카운터, 동기 카운터 설계 예비레포트

비동기 카운터, 동기 카운터 설계예비레포트1. 실험 제목1) 비동기 카운터2) 동기 카운터 설계2. 실험 목적1) 비동기 카운터- 비동기 업-카운터와 다운-카운터의 설계 및 분석 ... 는 상태가 주 시퀀스로 돌아오는지를 검사하라. 만일 돌아오지 않는다면 설계를 변경하여 돌아오도록 하라. 회로를 구성하고 검사하라. 오실로스코프나 논리 분석기를 가지고 상태 시퀀스를 검사어해설 ... 의 구성 및 검사 그리고 카운터의 상태 다이어그램 작성3. 실험 장비 및 부품1) 비동기 카운터7400 quad NAND 게이트7474 dual D 플립-플롭7493A 2진 카운터

리포트 | 9페이지 | 1,000원 | 등록일 2022.10.09

다운로드 장바구니
아날로그및디지털회로설계실습 래치와플립플롭

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립 ... 님께 감사의 말씀을 드립니다. 기존의 학습했던 내용을 토대로 실습을 하면서 이해도가 높아졌습니다.4. 참고문헌- 아날로그 및 디지털회로 설계실습 교재 ... 플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.1. 서론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건

리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
논리회로실험 반가산기 전가산기

논리회로설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... 회로도http://blog.naver.com/seunghyub_l/2206285036165) 논리회로설계실험 국태용교수님 아이캠퍼스 강의자료http://www.icampus.ac ... .kr/5. 고찰이번 예비실험에서는 반가산기와 전가산기에 대해 알아보게 되었다. 예비실험에서는 반가산기만 코드작성 및 논리회로도를 그렸는데 저번실험과 달리 동작적, 자료흐름 모델링

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
판매자 표지

2025 충남대 전자공학과 편입 최초합 학계서

기초이론에 대한 이해를 높였습니다. 특히 디지털 논리 회로 수업에서 간단한 디지털 회로 설계의 주요 개념을 익히며 전자공학 공부에 대한 의지가 더욱 강해졌습니다. 만약 조금이 ... 중에서는 전자회로, 반도체소자, 전자회로 실험을 수강할 계획이며, 이를 통해 회로 설계의 개념을 탄탄히 쌓을 것입니다. 4학년 때에는 아날로그 집적 회로, VLSI 설계, 캡스톤 ... 하고, 학우 및 선배들과 교류하면서 회로설계 분야에 대한 시야를 넓히고 다양한 경험을 쌓고자 합니다. 향후 회로설계 분야의 대학원 진학을 염두하고 있는 학부생으로서 전적 대학교

자기소개서 | 3페이지 | 9,000원 | 등록일 2025.02.23 | 수정일 2025.03.02

다운로드 장바구니
부산대학교 어드벤쳐디자인 7장 결과보고서

, XOR, NAND, NOR, NXOR 게이트를 사용하여 간략화된 다단 논리회로의 설계 방법을 익힌다.2. 실험 이론게이트는 그 출력이 오직 현재의 입력 조합에 의존하는 조합회로이 ... 1. 실험 목적기본적인 논리 게이트인 AND, OR, NOT, NAND, NOR 등의 기능에 대해 알아본다. 또한 논리회로를 간략화하는 방법을 이해하고, AND, OR, NOT ... 다. 진리표는 그 동작을 표현하는데 사용된다. 기본적인 논리 게이트 소자로는 아래 그림과 같이 AND, OR 및 NOT(inverter) 게이트가 있다.

리포트 | 5페이지 | 1,500원 | 등록일 2022.11.13

다운로드 장바구니
광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 결과레포트 [참고용]

1. 실험 명M2. 아날로그 및 디지털 기초 회로 응용2. 실험 개요앞서서 진행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이하고 패키지 소자들을 이용 ... 하여 하드웨어 수작업으로 구현했던 회로와 비교했을 때 어떤 부분에서 프로그램으로 대체가능한 지 검증 및 이해한다.3. 실험결과3-1. KCL, KVL 현상 확인 (회로 내 모든 저항 ... 은 330Ω으로 통일)구성한 회로 만능기판 구성 회로V1 노드 전압 V2 노드 전압V3 노드 전압 저항 측정방법실험설계 내용: 만능기판에 위 그림과 같은 회로를 구성하고, 회로

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 10

설계실습 내용 및 분석8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작PSPICE를 사용하여 아래 그림의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같 ... 이 발생하였다. 처음에는 이를 모르고 논리 게이트 소자의 불량, 회로를 잘못 구성한 것으로만 판단하여 회로를 다시 구성하고, 실험 장비, 소자 등을 교체하고 여러 차례에 걸쳐 실험 ... 도 high로 관찰이 되지만 실제 실험이나 논리표 상태로는 금지된 입력에 해당하는 값이다. 시뮬레이션 결과를 정리한 표는 실제 논리표와 같다.CLKSRQ100HOLDHOLD

리포트 | 11페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
판매자 표지

연세대 23-2 기초아날로그실험 A+6주차 예비보고서

Ⅰ.실험 목표1.1 RC relaxation oscillator를 이해하고 설계- Op-amp 및 passive components(저항, 커패시터)를 사용해 PSPICE 및 ... waveform들을 만들 수 있어 전자회로, 디지털 논리 회로, 무선 통신 장치, 시계 레이더 컴퓨터 클럭 발생기 및 다양한 응용분야에서 사용된다. 또한 Oscillators는 크 ... breadboard에서 oscillator를 구현1.2 555 timer IC를 사용해 LED flasher 설계- 555 timer IC의 astable, monostable

리포트 | 11페이지 | 1,500원 | 등록일 2024.03.23

다운로드 장바구니
충북대 기초회로실험 4-비트 산술논리회로 예비

실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3 ... ) MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.이론ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 가산, 감산, 증가, 감소 등의 8가지 기능 ... 실험책의 부록을 참고하여 MyCAD 사용을 익히고, 2x4 decoder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오.(2) 의 4비트 산술 연산회로의 동작을 설명하시오

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

디지털회로실험및설계 예비 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① 부울 대수로 논리식을 간소화하고, 실험 ... 한다.⑤ RS 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론? 부울 대수- 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수 ... 다.4. PSpice 시뮬레이션 회로도 및 결과- 부울대수와 카르노맵 실험ABCXY0*************00110010000101111101111111- RS Flip-Flop

리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado Design ... Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자 ... Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
논리회로실험 순차회로 설계

논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표순차회로의 기본 회로인 Latch와 Flip ? Flop, 레지스터에 대해 학습하고, 플립플롭 중 하나인 ... 을 확인 할 수 있었다.- 실험 2. 레지스터를 설계하시오.(1) D FF 4개를 가지는 병렬 레지스터 회로도1) schematic 방법을 사용한 회로도? 논리기호인 FDCE ... )2) 상태도와 논리기호 및 Nor게이트를 이용한 JK FF 회로도3) 소스코드JK FF의 소스코드? Q와 Q_bar는 입출력 모두에 사용되므로 inout으로 설정하였다.? 또한

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_결과

전자전기컴퓨터공학 설계 및 실험 Ⅲ [실험9. CMOS Inverter] 결과레포트 날짜: 2024.05.17. 학번: 이름: 목차 Ⅰ. 서론 실험 목적 배경 이론 Ⅱ. 실험 ... 를 사용하여 CMOS Inverter 설계 NMOS Bias Circuit 이해 배경이론 실험 이론 Inverter 논리 게이트 ; NOT Gate 0을 받으면 1을 출력하고, 1 ... 값의 차이가 회로 동작에 미치는 영향을 확인할 수 있었다. 회로 설계의 정확성 검증: 계산된 저항 값이 실제 실험에서 유사한 결과를 보임으로써, 이론적인 설계가 실제 회로

리포트 | 21페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 하고 그 사용방법을 익힌다.-Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
실습 10. 7-segment_Decoder 회로 설계

아날로그 및 디지털 회로설계 실습실습 10. 7-segment/Decoder 회로 설계소속담당교수수업 시간조번호조원실습 10. 7-segment/Decoder 회로 설계(조 ... :, 실험날짜: 보고서 제출날짜:)요약: 7-segment/Decoder 회로 설계를 통해 7-segment와 Decoder의 동작원리를 이해할 수 있었다. 또, 7-segment ... 실험의 목적은 7-segment의 type을 구분하고, Decoder를 이용한 구동회로를 설계함으로써 그 동작을 이해하는 것이 목적이다. 먼저 Decoder에 4비트 입력이 주어졌

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기