"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

"논리회로및설계" 검색결과 81-100 / 3,088건

판매자 표지는 다운로드시 포함되지 않습니다.

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 5-예비,결과 보고서

듯이 simulation결과에는 아무 이상이 없었음을 알 수 있다.이전까지의 실험, 즉 실험4까지는 조합논리회로를 설계하는 실험이었다. 하지만 이번 실험5부터는 순서논리회로를 설계하는 실험이었다. ... 조건과 부합하는 회로임을 알 수 있다.4) D F/F을 이용하여 synchronous parallel load 기능이 있는 4-bit shift register를 설계하시오.이 s ... -bit shift register를 실제로 설계할 때, schematic과 똑같이 회로를 구성했지만 제대로 작동이 되지 않았다.다음 페이지의 waveform에서 확인할 수 있

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

보다 verilog로 시뮬레이션한 회로의 지연시간이 더 작았다. 그러나 실험1과 실험3은 각각 schematic과 gate-level로 설계 했음에도 불구하고 실험1에 보이지 않 ... 았던 노이즈가 실험3의 waveform에 나타났다. 이것은 실험1의 설계 시 문제가 있었을 것으로 보이지만 schematic 회로도를 검토한 결과 찾아내지 못했다.4) 3-bit c ... 지만, 불러왔을 때 또 다른 객체를 만들 수 있는 기본 설계가 될 수 있다. 각 module은 고유 이름을 지정해주어야 하고 그 고유이름으로 불러와서 사용할 수 있다.② 1-bit

리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

기 Schematic설계④ BCD-to-7-segment decoder의 진리표를 작성하시오. 이 회로의 입출력 및 동작은 다음과 같다.A. 입력: 4 자리 BCD codeB. 출력: 7-s ... view를 이용해 얻은 것이다.실험3 결과보고서?설계된 회로의 동작 및 설계 방법에 대하여 검토하고 토의 사항을 기술하시오.input (BCD 9의 보수)output (7-segment ... 설계이 회로도는 예비보고서에 작성했던 BCD code의 9의 보수기 논리도를 바탕으로 설계과정에 필요하다 생각되어 7조의 회로도를 참고하여 작성한 것이다.9의 보수기에는 7404

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... XXX11④ Digital 회로를 Verilog을 사용하여 설계하는 방법과 schematic을 이용하여 설계하는 방법을 비교하시오.-> Verilog를 사용하여 설계하는 방법 ... 으로 회로도를 그려서 설계를 할 수 있다.⑤ Verilog의 behavioral modeling과 gate-level modeling의 차이점은 무엇인가?-> behavioral

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 4-예비,결과 보고서

를 나타내는 신호(NEG)와 절대값으로 변환하여 7-segment display에 표시될 수 있도록 하는 회로를 설계하시오. 즉 adder의 결과가 1110( = -1)이면 NEG 값 ... (1) 설계된 priority encoder의 동작을 설명하고, 구현된 회로의 동작과 시뮬레이션 결과를 비교하여 설명하시오.y0y1y2y3y4y5y6y7ABCD ... 2진수로 000이 출력되며 순위가 한 단계씩 높아지면 2진수가 점점 커져서 최상위인 y0이 1일 땐 111을 출력한다.(2) 설계된 adder의 동작을 설명하고, 구현된 회로

리포트 | 6페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

hem 1)의 회로를 Moore machine으로 설계하시오.Moore machine의 상태도를 작성하면 다음과 같다.Moore machine sequence detector 상태도S ... 에 작동한 셈이다. 이것의 구체적 동작원리를 다시 살펴보면 위에 설계된 회로에서는 잘 보이지 않지만 S0는 위쪽의 74194의 S1에 S1은 S0에 연결되었다. 즉 S0=0, S1 ... 실험6 예비보고서1) 입력 sequence 0101을 detect하는 Mealy machine을 상태도, 상태표, 상태할당을 하여 설계하고 시뮬레이션 하시오.Mealy

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 6장 대소 비교 회로 및 다중 출력 회로

⑴ 실험 목적대소 비교 회로, 일치회로 및 다중 출력 회로를 설계하여, 각 회로의 구성 및 동작 특성을 실험을 통하여 이해하며 학습한다.⑵ 관련 이론 2.1 대소 비교 회로대소 ... 의 비교 결과를 출력하는 1bit 2진 비교기의 진리표 및 논리회로는 [그림 6-1]과 같다.[그림 6-1 1bit 2진 비교기]또한 2개 이상의 입력단자와 하나의 출력 단자를 갖 ... 고 모든 입력이 같을 경우에는 “1”의 신호가 출력되며 그 이외의 경우에는 “0”의 신호가 출력되는 회로를 일치회로라 한다. 2입력 일치회로의 진리표 및 논리회로는 [그림 6-2

리포트 | 10페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

제 8장 병렬 가산기 및 감산기? 실험 목적MSI/LSI 칩들의 기능을 직접 수행해보고, 이들 침을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해 ... 도그러나 두 개의 4 bit 2진수를 더하는 회로는 하나의 칩(7483)으로 설계되어 있으므로 IC 7483 칩을 이용하면 더 간편하게 구성할 수 있다.4 bit의 2진 병렬 가산기인 ... 한가 가산된다.(3)와그리고의 가산.(4)와그리고의 가산.(5)와의 가산 결과 발생한 캐리은 상위단이 없으므로가 된다.위와 같은 4 bit의 2진수 두 개를 더하는 병렬 가산기 회로

리포트 | 7페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
[디지털 논리회로] 동기 Clock에 의한 제어회로 설계 및 제작 과제

디지털 논리 회로 H.W- 동기 Clock에 의한 제어회로 설계 및 제작 과제 -1. Problem Description- 이번 과제는 D Flip-Flop, NAND-gate ... 는가에 대해 알아보는 과정도 필요하다. 마지막으로 Decoder의 동작 특성에 대해 이해를 하고,회로 제작에 들어가는 것이 회로의 이해와 제작을 위해 필요한 과정이라고 생각한다.2. 설계 ... , Decoder와 Debounce Switch를 사용하여 5개 state를 LED로 표현하는 회로를 구현하는 과제이다. 주어진 State Diagram을 먼저 작성하고, 그 후

리포트 | 15페이지 | 2,000원 | 등록일 2004.03.14

다운로드 장바구니
부울대수 및 조합논리회로 설계

'디지털 논리설계'에서 배운 내용과 같다. 게다가 그때 제출했던 TERM PROJECT덕분에 기본적인 사실들은 충분히 이해하고 있다고 생각한다. 그래서 카르토 맵을 통해 부울대수식을 만드는데 어려움을 느끼지 못하고 있다.

리포트 | 2페이지 | 무료 | 등록일 1999.10.28

다운로드 장바구니
[8bit] 8bit full-adder 와 HEX 7-segment 논리회로 설계 및 시뮬레이션

◉시뮬레이션 ▶입력 : 8bit 2개 10ns에 일제히 입력됨 ▶출력 : s0, s1, s2, s3, s4, s5, s6, s7 ▶입력들어간 시간 : 10ns ▶최종출력이 나온 시간 : 17.6 ns (s4가 제일 늦게 나오는 이유를 모르겠음) ▶출력이 안정되는데 까지..

리포트 | 2페이지 | 1,000원 | 등록일 2004.04.10

다운로드 장바구니
아날로그및디지털회로설계실습 래치와플립플롭

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립 ... 님께 감사의 말씀을 드립니다. 기존의 학습했던 내용을 토대로 실습을 하면서 이해도가 높아졌습니다.4. 참고문헌- 아날로그 및 디지털회로 설계실습 교재 ... 플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.1. 서론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건

리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
판매자 표지

[A+예비보고서] 실습 7. 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :. 실습 목적여러 종류의 게이트의 기능을 측정 ... 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1)에서 0V (논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각 ... 개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수7-3 . 설계실습 계획서7-3-1 XNOR 게이트 설계 및

리포트 | 7페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 7. 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습-실습 7 결과보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :7-4. 설계 실습 내용 및 분석7-4-1 설계 ... 한 논리게이트 구현 및 분석(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR ... . XOR 게이트 진리표 및 출력 결과위 표에 첨부된 사진들에서 구성한 각 게이트의 등가회로와 입력에 따른 LED의 발광 여부를 함께 확인할 수 있다. Power supply의 노란색 불

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... = X’Y’Z+XYZ+X’Y=X’Y+(X Y)’Z논리식3. 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1. Schematic 설계 회로 ... 를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조 ... 의 모든 변수의 값을 ‘0’ 과 ‘1’ 로 표현한다.조합 논리 회로는 입력의 조합에 따라 출력이 결정되는 회로이며 설계 순서는① 회로의 기능을 입력과 출력의 관계로서 명확하게 표현 ... Cout 을 출력한다.참고 자료 : 실습 교재 이론부, Digital Design 4 Ed.2. 실습 목적- 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로

리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... , 기능 등을 직접 설계하고 작동 가능하도록 제작한다 . 교과목 소개 02 창의적 공학설계 창의적 설계 공학기법 (TRIZ) 를 결합시켜 팀으로 설계활동을 이해하고 직접 수행 ... 개요 04 헤드폰의 기본 원리를 배우고 이를 토대로 직접 외관 , 기능 , 재질 등을 결정하여 헤드폰을 만든다 . 인체공학적 설계 : 사람의 귀 모 양 을 본 딴 디자인 재질

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test ... - Behavioral level : 진리표와 같이 case를 이용하여 이루어지는 설계, 복잡하고 용량을 많이 차지한다는 단점으로 인해 사용을 지양하는 편이나, 회로의 동작을 가장 정확하고 쉽

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보 ... encoder은 의 진리표를 참고하여 회로를 그릴 수 있다. OR 게이트 소자인 74LS32 2개로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인

리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기