"논리회로및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등

"논리회로및설계" 검색결과 61-80 / 3,089건

판매자 표지는 다운로드시 포함되지 않습니다.

논리회로 실험 및 설계

논리회로 실험 및 설계1. 설계 목적 : 논리회로 이론을 기초로 하여 자판기를 창의적인 방법으로 설계한다.2. 제품 사양 :· 100원 동전, 500원 동전 입력· 200원 커피 ... 누르지 마세요6. 완성 회로도7. 자체 평가 :반환LED가 들어오는 부분과 초를 맞추기가 힘들어서 생각보다 설계시간이 오래 걸렸다. 좀 더 빨리 했으면 납땜까지 하여 직접 제작을 해 ... 회로는 모두 성공적이었고, 추가설계까지 완성했기 때문에 만족스러웠지만 직접 제작을 해 보지 못한 것과 설계시간이 너무 길었던 점이 아쉽다.

리포트 | 4페이지 | 1,000원 | 등록일 2009.10.15

다운로드 장바구니
3대8 디코더 설계 및 검증 논리회로 및 실습 보고서

MyCAD 실습- 3대8 디코더 설계 및 검증 -1. (1) 아래 회로의 부울식을 구하고 이를 토대로 진리표를 작성하라.Y? = A′B′C′Y₁= A′B′CY₂= A′BC′Y₃ ... *************00010001000000110001000010000001000101000001001100000001011100000001(2) MyCAD를 이용하여 설계하고 검증하라.MyCAD로 설계한 회로도 구조

리포트 | 5페이지 | 1,000원 | 등록일 2014.11.08

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)

진리표를 만들고, 2X4 회로도를 설계하라.디코더(decoder): n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로. ... (3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다. ... 이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
[Flowrian] CMOS 트랜지스터 논리 회로의 Verilog 설계 및 검증

지만 바이폴라(Bipolar) 트랜지스터를 기본하는 TTL 소자에 비하면 동작속도가 느리다는 것이 단점이다.4. CMOS 타입 NOR 게이트 회로의 Verilog 설계 및 검증 ... 1. CMOS 트랜지스터 논리 회로- CMOS(Complementary Metal-Oxide-Semiconductor) 논리회로는 PMOS (P-type Metal-Oxide ... -NOR 게이트를 PMOS 와 NMOS 트랜지스터를 조합하여 구현한 회로는 아래 그림과 같다.NMOS 트랜지스터들은 병렬로 연결되고 PMOS 트랜지스터들은 작렬로 연결된다. 하나

리포트 | 13페이지 | 1,500원 | 등록일 2012.07.17

다운로드 장바구니
[논리회로] D Flipflop 쿼터스 Verilog 언어로 설계, 회로도 및 시뮬레이션(동기식/비동기식)

동기식 D flip-lop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.비동기식 리셋 D flip-lop ... - 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신하고, Clk와 상관없이 Rst값이 0이면 무조건 output이 0 ... 으로 reset된다.동기식 리셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.(Rst값

리포트 | 3페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
[컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

하도록 한다.2. 기본적인 제작은 서로 협동을 통해 진행한다.3. 서로 도와가며 제작을 진행하나 부분 별 담당자는 다음과 같이 나눈다.이 름담당 파트회로 설계, PPT 및 보고서 작성 ... REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로 ... 이론 조사 및 회로 구현회로 구현 및 디버깅부분별 담당자작품 구상알람을 어떻게 표현할 것인가?7485 비교기를 이용하여 4비트 2진수를 2개 입력 받아 같으면 A=B의 출력이 1

리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

다운로드 장바구니
논리회로 설계 및 구현-프로젝트명 : 디지털 시계 제작을 통한 논리회로 설계 및 구현

논리회로 설계 및 구현프로젝트 보고서디지털 시계 제작논리회로 설계 및 구현프로젝트 보고서프로젝트명 : 디지털 시계 제작을 통한논리회로 설계와 구현과 목논리회로교수님조 원제출일 ... 완성(측면)27그림 18-1 참고회로128그림 18-2 참고회로229논리회로 디지털 시계 설계 및 구현0. 서론주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 설계할 수 있 ... 2010년 6월 14일목차1. 서론 12. 기능명세 11) 부품내역12) 부품 상세 분석53. 설계회로도 121) 전체회로도122) 회로 상세 분석134. 개발 일정 215. 구현

리포트 | 76페이지 | 4,000원 | 등록일 2010.09.13 | 수정일 2014.11.20

다운로드 장바구니
판매자 표지

논리 회로 설계 및 실험 디지털 시계 기말과제

논리 회로 설계 및 실험기말 과제[Digital Watch]INDEXSession1. (Introduction)The name of this project (과제 이름)Why ... 들 활용해 나의 기량을 향상 시킬 수 있을 것이라고 생각 하였다.카운터를 이용해 설계할 수 있는 가장 기본이자 대표적인 순차논리회로의 하나이다. 기말과제의 목표에 적당한 것 같 ... 많2 로 황당하게 카운트회로를 설계 할 때 다이오드를 사용하였던 이유는 일반적으로 정류용으로 사용하기 위한 이였다. 그래서 시 부분에도 다이오드 4개를 이용하여 나름 데로 정류

리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
[메카트로닉스]논리회로를 이용한 주차장 카운터 회로 설계 및 제작

1.Objective of the project-Making the parking lot indicator.-Application of the counter circuit.-Review the basic knowledge that I learned during the ..

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.24

다운로드 장바구니
논리회로실험 부울대수 및 조합논리회로 설계.hwp

◆ 제목실험 3. 부울대수 및 조합논리회로 설계◆ 목적(1) 부울대수의 공리 및 정리들을 공부한다.(2) 조합논리회로 설계방법을 공부한다.◆ 이론1. 부울 대수의 기본 정의 ... 다. 즉, 부울 대수의 모든 가설과 정리를 설명하는 관계식은 항상 쌍으로 되어 있어서 어떤 관계식이 성립하면 반드시 그 이원적인 형태의 식도 성립한다.2. 조합 논리 회로 설계 ... 라 과거의 입력에 의해서 결정되는 논리 게이트와 기억소자 및 그의 주변 장치들에 의해 구성된다. 또한 조합 논리 회로는 현재의 입력에 의해 부울 대수로 표현된 출력함수를 논리적(진리치

리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
디지털논리회로실험 예비리포트 3. 부울대수 및 조합논리회로설계

디지털논리회로 실험 자필 예비리포트3. 부울대수 및 조합논리회로설계다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
논리회로 순차회로 : 기말과제, 명제를 설정하고, 상태할당, 축소, 여기식 및 출력식을 구하고 회로도를 설계한 후 하드웨어로 구현하여 검증

논리회로 기말 Project로써 명제 설정 및 상태 할당, 축소, 상태도 및 상태표를 통해 여기식, 출력식을 구하고, 회로도를 설계, 결과적으로 하드웨어를 구성함에 대한 내용임

리포트 | 10페이지 | 2,500원 | 등록일 2014.11.22

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 8장 논리함수와게이트

아날로그 및 디지털 회로 설계 실습예비 보고서실습 8. 논리함수와 게이트조7조제출일2016-11-17학번, 이름8-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험 ... delay 값이 작아 측정하기가 어려우니 여러개를 직렬 연결하여 측정한 다음 개수로 나누어주는 것이 좋다.8-3-2 NAND 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1 ... 가면 최소 정격 전압을 구할 수 있다.8-3-3 4x2 디코더의 설계 및 특성 분석(A) 각 게이트들을 사용하여 만든 4x2 Thermometer to binary 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 4x2 회로도를 설계한다.

리포트 | 5페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
Verilog 및 Quartus ll를 이용한 논리회로 설계/택시미터기 구현/소스코드/설명서/최종 PPT

●택시미터기 상태를 결정 하는 SWITCH가 3가지 있다. ●DIP SWITCH1번, DIP SWITCH2번과 DIP SWITCH3번을 사용한다. (S11/3번째 줄 DIPSWITCH)●SWITCH에 따른 상태를 표로 나타냈다.

리포트 | 1페이지 | 4,000원 | 등록일 2013.11.06 | 수정일 2014.06.24

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 0010101001103. XOR입력출력입력 A입력 B출력 X000011101110출력이 High(1)일 때의 출력출력이 Low(0)일 때의 출력논리 회로의 구현위의 그림처럼 AND, OR, NOT ... 한 다음, NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성하였다. 출력은 모두 진리표대로 정상으로 나오는 걸 확인하였다.논리 회로의 구현AND 게이트(8

리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
[디지털 논리회로 설계]부울대수(boolean algebra)및 조합논리회로 설계

부울대수(boolean algebra)및 조합논리회로 설계부울대수(boolean algebra)의 개념- 부울대수는 논리회로를 수학적으로 해석하기 위해 영국의 수학자 George ... 하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리를 나타내는 부울대수에 관한 이해가 있어야 함- 일반적인 수학 ... 경우, fundamental products는,,,,,,,부울함수의 대수적 간소화- 논리회로 구현시 소자의 최소화- 문자 : 게이트의 입력- 항(term) : 게이트의 출력- 대수

리포트 | 15페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

설계 및 구현1.설계개념최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다. 컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot ... matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합쳐 가장 상위의 모듈에서 이 컴포넌트들을 관리한다. 2.구현 방법 & 결과의 구조 및 구성모드

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
[디지털 논리회로 설계] 플립플롭 및 래치

실험 7. 플립플롭 및 래치1. 실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류 (D, T, RS, JK)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2 ... 어 그림 7-1(a)에 나타낸 래치 회로의 상태가 0이라고 하면 이는 Q=0(Q'=1)임을 말한다.그림 7-1. NOR 게이트로 구성된 래치 회로 및 타이밍도그림 7-2. NAND ... 게이트로 구성된 래치 회로 및 타이밍도그림 7-2의 NAND 게이트로 구성된 래치 회로에 대한 동작을 분석하는 것은 그림 7-1의 NOR 게이트로 구성된 래치 회로의 동작 분석 과정

리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
부울대수 및 조합 논리 회로 설계

4. 부울대수 및 조합 논리 회로 설계-예비 보고서-(1) 부울공리 및 정리를 사용하여 식을 증명하여라.A + B = A +BA + *B = ((A + *B)')' ------- ... +~ A `` bar B ``C ~+~ A `` B `` bar C ~+~ A `` B ``C부울 대수식④ sum-of-products 방정식을 얻었으면, 그에 대응하는 논리회로 ... 하고, 논리합부분은 4-input OR 게이트로 표현하면 Fig. 2-7과 같이 된다.- Fig. 2-7이 Table 2-3의 진리표의 동작을 하는 회로의 한 가지 예이다.= 이

리포트 | 5페이지 | 1,000원 | 등록일 2003.11.07

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기