"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 961-980 / 1,726건

현대중공업

비교육으로 배운 "RF를 이용한 회로설계 과정"에서 PCB의 공정과정을 배우고, 회로도를 보는 눈의 안목을 넓혔습니다.실험과목 다양한 장비들을 다루고 정비해보았습니다. 장비 다룸 ... 했습니다. 그러면서 자연스레 전자 및 전기에 관한 심도 있는 이론에 관심을 가지게 되었고, 전자공학과에 입학해서 회로이론, 논리회로, 전자회로, 자동제어 등 관심 있는 과목들을 고루 섭렵했습니다. ... 았습니다. 특히, 전자회로 실험에서는 반장이 되어서 수업에 시작하기 전에 학생들에게 나누어 줄 품목들을 분류하고, 제품들이 잘 작동하는지 살펴보고 수업이 끝나면 남아서 뒷정리를 하면서 실험

자기소개서 | 2페이지 | 3,000원 | 등록일 2014.06.05

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... Board), 저항(330Ω)-5EA , 7-Segment Numeric LED Displays(FND507)-5EAFND507의 Datasheet3. 기기 및 설계에 필요한 이론1 ... 해야 한다.연결보드 구성도연결보드와 빵판 연결가상도: POWER(전원공급기) 대신 USB 전원(5V 공급)을 이용하여 실험해야 한다.(무리한 전원 연결은 FPGA 보드 및 PC에 손상

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
논리회로실험 - 제 4장 12가지의 연산을 수행하는 ALU를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 4담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 171 ... . Introduction지금까지의 실험은 하나의 산술연산이나 논리연산만 계산하는 코드를 구성했다. 이번 실험은 state를 받아서 여러 가지 산술연산과 논리연산, 시프트연산을 할 수 있는 코드 ... 도록 하자. 곱셈기는 원래 10진법으로 바꿔서 계산을 한 다음 2진법으로 바꾸는데 2진법끼리 곱셈을 하는 곱셈기를 설계해보도록 하겠다.2. Design(1)어떠한 회로를 설계할 것인가 1

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 ... 다. Hypothesis(Expected results) of this Lab & Basis of the assumption ‥‥ 22. Materials & Methods (실험 장비 및 ... , heory) for this Lab(1) VERILOG HDL [1](가) 정의“베릴로그(Verilog) 언어는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(Hardware

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
9. 멀티플렉서와 디멀티플렉서

기초 전자회로 설계 및 실험(화 5,6,7)2013년 2학기담당교수 :1주차제출일 : 9월 10일 화요일학과:전자통신공학과학번:이름 :연락처:Chapter 9. 멀티플렉서와 디 ... 을 받아들여 출력으로 나가는 데 한 번에 그것들 중에 단지 하나만을 허용하는 논리회로이다.-멀티플렉서의 블록도②디멀티플렉서-디멀티플렉서는 멀티플렉서와는 반대로 동작하는데, 이것은 하나 ... 의 입력을 갖고 그것을 몇 개의 출력들에 분산시킨다.-디멀티플렉서의 블록도3. PSpice모의실험(1)멀티플렉서Q. 4-to-1 멀티플렉서 회로를 구성하고 진리표를 작성한다. 선택신호인

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.26

다운로드 장바구니
논리회로실험-2014-Multiplex

가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종 ... 1. Purpose1) 2 to 1 mux 모듈을 component로 선언하여 8 to 1 mux를 설계한다.2) 입력에 따른 mux의 동작특성을 이해한다.3) 내부 신호 및 c ... 하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

설계하여 실습을 위한 장치로, 디지털 논리회로에서 많이 사용하는 스위치, LED, FND(FND), Character LCD와 같은 주변 장치를 위주로 구성하여 장비의 크기 ... 은 디지털 논리 회로 실험에서 가장 많이 사용하는 기본 Peripheral로 구성하였다. BreadBoard를 탑재하여 장비의 기본 peripheral 이외의 다양한 회로를 실험 ... 위한 실험 순서(1) Procedure of the Lab 1.(가) 주어진 조건과 구현하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. Project

리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
OR, XOR, 반가산기, 정가산기실험

하는 논리 회로-반가산기두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로2. Materials & Methods (실험 장비 및 재료와 실험 ... . Reference1. Introduction (실험에 대한 소개)가. Purpose of this Lab- TTL을 이용한 논리회로실험으로 OR게이트, XOR게이트를 이용한 논리회로 ... 전자전기컴퓨터설계실험2예비레포트 2주차제출일자 : 2013.9.15.일실험주제: OR, XOR, 반가산기, 정가산기실험강상혁 교수님2조전자전기컴퓨터공학부학번

리포트 | 14페이지 | 2,000원 | 등록일 2014.02.14

다운로드 장바구니
07 논리회로설계실험 결과보고서(RoV)

논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s ... egment로 원하는 결과를 나타내게 한다. RoV-Lab70002. 실험 결과실험 1. 스위치 사용하여 led켜기(1) 스위치-led 진리표 및 핀할당SWled ... *************100111111010000111110110000111110000000111101000000111100000000111100000000 스위치 진리표 핀할당(2) 설계 내용1

리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
Term Project (7세그먼트 실험) 보고서

Term Project- 7세그먼트 실험 -과 목: 디지털회로실험 및 설계교수명:학 과:조번호:학 번:이 름:1. 실험목표7세그먼트(FND)에 대해 알아보고 7세그먼트 디코더 ... 로 작동하는 논리회로를 구성하여 동작을 실험하고 결과를 관찰한다.2. 실험이론1) 7세그먼트(FND)7세그먼트는 LED 8개가 내장되어 있는 소자로, 7개의 LED를 조합하여 숫자 ... 한다.② 출력 신호의 논리식을 카르노 맵을 이용하여 간소화 한다.③ 간소화된 논리식과 논리 게이트를 이용하여 논리회로를 설계한다.④ 논리회로를 브레드보드에 연결하고, 결과를 관찰한다.4

리포트 | 13페이지 | 2,000원 | 등록일 2013.05.07

다운로드 장바구니
[논리회로실험]부울대수의 간소화

로 Quartus2를 이용하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어이다. 회로 ... 한 회로 모델 안에서 서로 다른 추상화 수준을 섞어 사용 할 수 있게 허용한다. 그러므로 설계자는 스위치, 게이트, RTL 또는 행위 수준의 코드를 섞에서 하드웨어를 모델링 할 수 ... 있다. 또한 설계자는 스티뮬러스와 계측적 설계를 위해 단 하나의 언어만을 배우면 된다.3. 대부분의 대중적인 논리 합성 도구들이?Verilog HDL을 지원한다. 이것은 곧 설계

리포트 | 2페이지 | 1,500원 | 등록일 2013.11.22 | 수정일 2020.12.31

다운로드 장바구니
아주대학교 논리회로실험Basic Gates예비

한 것을 논리합 한 것과 같다는 것을 나타낸 정리. 이것을 이용하면 어떠한 논리 회로도 NAND와 NOR를 사용하여 간략하게 나타낼 수 있다.3.실험절차 및 예상결과1) 실험 준비물 ... 이해2. 실험 이론1) Logic Gate 의 기본적인 특성논리회로의 Logic Gates는 AND, OR, NOT, XOR등의 논리연산을 수행한다.논리회로의 Logic gates ... 실험1. Basic Gates1. 실험 목적1) Logic gates의 이해2) Logic 회로 구성 법칙의 이해-Boolean equation의 이해-De Morgan의 법칙

리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
커피 자판기 Term-Project

하여 주변에서 흔히 볼 수 있는 간단한 커피 자판기 회로를 설계하고 동작을 확인한다.2. 실험 이론1) 풀업 저항과 풀다운 저항① 풀업 저항오픈-컬렉터 타입은 논리 1 또는 0 ... 를 구성한다.⑦ FND 연결부분의 회로를 구성한다.⑧ 모든 회로들을 연결하여 결과를 관찰한다.4. 결론 및 토의1) 실험 과정① 자판기에서 사용 가능한 동전은 50원, 100원 2 ... ……………………………………………………………………………………………3. 실험 내용 ……………………………………………………………………………………………1) 사용 부품2) 데이터 시트3) 실험 절차4. 결론 및 토의

리포트 | 17페이지 | 2,000원 | 등록일 2013.12.03

다운로드 장바구니
판매자 표지

실험 15. 플립플롭의 기능 결과보고서

결과보고서(실험 15. 플립플롭의 기능)정보통신공학부학번 : 2010044011이름 : 정 지 원◇실험목적- 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해 ... )1100.189V(=0)1115.072V / 4.215mV◇설계 및 고찰(1) 다음은 자동차 보안 시스템이다. lock 신호가 1인 상태에서 (L=1) 외부 진동(Vibration ... 적 스위치 다음에 debouncing회로를 연결한 경우의 출력 파형을 오실로스코프로 비교하라. (4) 실험 3에서 R=S=1 일 때 Q, Q는 어떤 상태의 출력을 내는가? 이러

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
최종 실험42 AND OR 결과레포트

전자회로설계 및 실험[ 실험 42. 디지털 집적회로: AND, OR 게이트결과 레포트 ]디지털 집적회로 보고서 작성 방법AND게이트, OR게이트, 혼합 AND-OR게이트의 이론 ... 적인 특징을 이해한 후 실험을 통한 출력 값에 따라 보고서를 작성하고, 실험에서 느낀 점을 부가적으로 서술할 것이다.AND게이트0 또는 1로 표현되는 논리회로에서 곱으로 표현 ... 가 1( HIGH )이 출력되는 것을 확인하는 실험이었다.OR게이트0 또는 1로 표현되는 논리회로에서 합으로 표현 가능한 OR게이트의 연산을 수행하고 이에 대한 특성 등을 실험

리포트 | 6페이지 | 3,000원 | 등록일 2013.12.23

다운로드 장바구니
과학 가설검증 수업과정모형 지도안 세안

므로 다른 모형에서의 실험에 비해 보다 논리적이고 세밀해야 하며, 따라서 실험을 계획하고 설계하는 데에 창의력과 좋은 아이디어가 빛을 발할 여지가 많다. 가설검증 수업과정 모형은 기초 ... 있다.학습단계학습흐름교수 학습 활동시간자료(▶) 및유의점(※)교사 활동학생 활동탐색 및 문제 파악 단계가설설정 단계실험 설계 단계실험단계가설검증단계적용 및 새로운 문제 발견 단계 ... 동기유발학습목표인지하기토의하기가설 선정하기설계하기실험하기검증하기정리및차시예고◆ 영상 보기- 금속물질들을 몸에 붙이는 로봇과 만화 캐릭터의 영상을 보며 강한 자기장에 대해 이야기를 나한다.

리포트 | 13페이지 | 2,000원 | 등록일 2014.10.01

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... 구조를 사용할 수 있다.4. 동시성, 타이밍 및 클럭킹은 모두 모델화될 수 있다. VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
아주대 논회실 실험6 예비보고서.hwp

은, CPU 또는 디지털회로가 일정한 속도로 작동하기 위해서 반드시 필요한 구동신호이다.3. 실험부품 및 주의사항실험 준비물74HC04 (1개), 74HC00 (2개), 74HC76 ... 에 bubble이 붙어있으면 low 없으면 high를 넣어준다.4. 실험과정 및 예상 결과1) 첫 번째 실험, Latch with Enable회로처럼 구성하고, 예상결과를 예상해보 ... 1. 실험목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험이론1) Latch래치란 순차회로에서 한 비트의 정보를 저장하는 구성요소로써 입력 값 S

리포트 | 4페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

의 에지트리거와 비동기 입력을 가지고 있고 이번 실험에서는 그것도 알아볼 수 있었다.먼저 처음엔 S-R래치를 알아보았다. 그림 13-4와 같이 회로를 설계하고 스위치 대신 선을 사용 ... 된(gated) D 래치 구성과 테스트.D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.사용 부품적색 LED녹색 LED7486 4조 XOR 게이트7400 4조 ... NAND 게이트7404 6조 인버터7474 2조 D 플립플롭저항 : 330Ω 2개, 1.0kΩ 2개이론 요약지금까지 본 것처럼 조합논리(combinational logic) 회로

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
전전컴실험Ⅱ 06반 제02주 Lab#01 [TTL gates Lab on Breadboard] Post 결과보고서

하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. 전원을 끈 상태에서 회로를 완성한다.2. 다시 한번 회로를 확인한 후 전원을 연결해 동작시킨다.3. 결과값 ... 있어야 한다.-구현하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. 전원을 끈 상태에서 회로를 완성한다.2. 다시 한번 회로를 확인한 후 전원을 연결 ... 들은실험)x, y 값이 각각 1,1일 때 XOR GATE의 논리함수는 F=x^y이므로 F=0이 되어led에 불이 들어오지 않게 된다.나. Results of 반가산기 회로 실험(1

리포트 | 13페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

신청하기