"회로설계도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

저항,전압,전류 op amp 설계 전자회로설계실습 브레드보드 PWM 예비3 두더지 잡기 pspice LPF와 HPF 설계 예비 atmega128 피아노

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계도" 검색결과 721-740 / 10,172건

충북대 기초회로실험 4-비트 산술논리회로 예비

) MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.이론ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 가산, 감산, 증가, 감소 등의 8가지 기능 ... 실험책의 부록을 참고하여 MyCAD 사용을 익히고, 2x4 decoder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오.(2) 의 4비트 산술 연산회로의 동작을 설명하시오 ... 실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
디지털 시계 회로 제작 보고서

1은 우리 조가 설계한 디지털 시계의 회로도이다. 이 회로를 구성하기 위해서는 ? 하부의 발진회로 및 분주회로와, ? 중반부에 74LS90과 74LS92로 이루어진 카운터의 동작 ... 전기전자 기초실험 및 설계Term Project 보고서디지털 시계 회로 제작1. 실험 주제디지털 논리 회로를 이용한 디지털 시계 제작2. 실험 원리그림 1. 디지털 시계 회로그림 ... 발진회로는 디지털 시계에 안정적인 클록을 제공할 목적으로 설계되는 회로다. 우리 조는 RC 발진회로를 이용하였다(그림 2). RC 발진회로는 일정한 주기의 펄스를 발생시키는 회로

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.05.27 | 수정일 2025.10.17

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 1 Op Amp를 이용한 다양한 Amplifier 설계

설계실습 1. Op Amp를 이용한 다양한 Amplifier 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 센서 측정 및 등가회로출력신호가 주파수 2 KHz의 정현파인 ... 하는 Inverting Amplifier를 설계하기 위해1) 센서의 Thevenin 등가회로를 (-) 입력단자에 연결한다.2) 출력단자와 (-) 입력단자를R _{2} (=R _{2a} +R ... 는 접제로 PSPice의 Run to Time 값을 조정함에 따라 전압의 peak-to-peak 값이 달라졌다.(C) 설계한 회로의 이득의 주파수 특성을 PSPICE를 이용하여 s

리포트 | 12페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
서강대학교 전자회로실험 3주차결과보고서 OP앰프 기본원리

[실험 1] 반전 증폭기1. 교재에 있는 그림 16-7(a) 반전 증폭기에 대해 실험한다.1) (예비) Pspice를 이용한 회로도를 제시하고, 아래 에 결과값을 입력 ... 하세요.2) 회로를 구성 한 뒤 실험하고 결과값을 표에 기입하세요.2. 교재에 있는 그림 16-7(b) 회로에 대해 실험한다.1) (예비) Pspice를 이용한 회로도 및 대표적인 ... 출력파형 (시간축에 대한 결과)을 제시하고,아래 에 결과값을 입력하세요.2) (예비) Frequency sweep 을 이용하여 주파수

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2021.11.23

다운로드 장바구니
판매자 표지

중앙대학교 전기회로설계실습 7. RC회로의 시정수 측정회로 및 방법 설계(예비) A+

를 Ω으로 맞춘다. 2) DMM의 측정치를 10 MΩ보다 크게 맞추고, 임의의 수십[MΩ] 정도의 저항의 저항값을 측정한다. 3) DMM의 측정단위를 Vdc로 바꾼다. 4) 위 회로도 ... 3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다(10MΩ정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.1) DMM의 측정단위 ... 하거나 방전시간을 측정하는 방법을 설계하여 제출하라. (스위치를 사용하는 것이 바람직하며 한번만 측정하지 말고 여러 번 여러 시간에 대해 측정하 여 평균을 내도록 한다.)1) 스위치

리포트 | 5페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
[ 기초전자공학 ][ 한국공학대 ] 전압분배회로, 전류분배회로 실습

해 1mA의 전류를 I1:I2 = 3:2 비율로 분배하여 저항이 유사하게 R1:R2 = 2:3 비율로 분배됨을 확인했다.느낀점이 실험을 통해서 전압분배회로와 전류분배회로를 설계 ... 은 행동이였다 또한 회로를 구성하는 눈이 조금 트인 것 같았다. 예전과 같았을 때는 먼저 뭐부터 해야 하는지 몰랐는데 회로도에 전원 공급장치가 직류인지 교류인지 확인하고 회로도 ... 과목:기초전자공학주제: 전압분배회로, 전류분배회로 실습(7주차 결과 레포트)담당교수 :제출자 성명: 박xx학과: 전자공학과학번 : 2020144011실험일자 :22.10.20목차

리포트 | 6페이지 | 2,000원 | 등록일 2024.02.16

다운로드 장바구니
판매자 표지

2025 동원건설산업 전기직 자기소개서와 면접자료

되는 문제를 단순히 부품 교체로 끝내는 것이 아니라, 부하 분산 설계나 자동 제어 회로를 적용해 근본 원인을 해결하는 사고가 필요하다고 느꼈습니다.또한 이 경험을 통해 협업의 중요 ... 성도 깊이 체감했습니다. 새로운 시도를 제안할 때는 설득이 필요하고, 실험 과정에서는 신뢰가 필수적입니다. 저는 회로 설계뿐만 아니라, 팀원들의 의견을 듣고 그들의 강점을 반영 ... 해 프로젝트를 발전시켰습니다. 특히 전자회로에 강한 팀원이 제안한 회로 안정화 방식을 수용하면서 결과의 완성도를 높일 수 있었습니다. 서로의 지식을 융합하며 문제를 해결한 경험은 이후

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2025.10.12

다운로드 장바구니
판매자 표지

[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서9 구매 시 절대 후회 없음(A+자료)

= 10nF인 커패시터와 R을 직렬 연결하여 cutoff frequency가 15.92kHz인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.cutoff ... = omega _{c} L=1000.3 OMEGA SIMEQ 1k OMEGA 이다. 따라서 다음과 같이 회로도를 그릴 수 있다.3.6 위에서 설계한 HPF의 전달함수의 크기와 위상을 0 ... < 전기회로 설계 및 실습 예비보고서 >설계실습 9. LPF와 HPF 설계과목명전기회로 설계 및 실습담당교수학과전자전기공학부학번이름실험조실험일제출일설계실습 9. LPF와 HPF

리포트 | 9페이지 | 1,000원 | 등록일 2023.01.26

다운로드 장바구니
중앙대 교양 반도체 이해하기 pbl 보고서

에서와 같이 6장의 마스크를 이용하여 CMOS 공정 상에서 4-input NOR회로를 레이아웃해보세요.13주차 (1)반도체 회로 설계에 활용되는 PDK(process design ... kit)에 대해서 조사해보세요.A. 반도체 회로 설계에 사용되는 PDK는 특정 반도체 제조 공정을 위한 설계 도구 및 자료 모음입니다. 1990년 이전에는 p아에 대한 개념이 없이 단순니다. ... 습니다. 그 이유에 대해 간단하게 조사해보세요.고밀도 집적회로 및 미세한 패키지 크기는 후공정 단계에서 더 정교한 처리와 기술을 요구하기 때문에 이러한 미세한 소자를 보호하고 상호 연결

리포트 | 13페이지 | 2,500원 | 등록일 2024.03.22

다운로드 장바구니
(A+)중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서

은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE ... 위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 ... BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 증폭기를 설계하려한다. * 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2022.03.02

다운로드 장바구니
공학 졸업논문입니다

] ATmega128 외부 핀 구조????????????????????????7[그림 5] 설계도 구성도?????????????????????????????8[그림 6-1] 회로도 ... ????????????????????????????????9[그림 6-2] 회로도????????????????????????????????9[그림 6-3] 회로도 ... 되어야 한다6-3] 회로도[표 4] Program Code책장 제어 코드#include #include #include #include #define CBI(x,bit) (x &=~(1

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,500원 | 등록일 2022.02.16

다운로드 장바구니
디지털공학실험 동기카운터설계 예비리포트

동기 카운터 설계관련이론동기 카운터는 모든 플립플롭이 같은 클럭 펄스를 받아 그것을 기준 클럭으로 사용하여, 모든 소자가 동시에 트리거 되며 변하는 카운터 회로를 말한다.동기 ... 하고 X는 인풋, Z는 아웃풋을 의미한다.다음으로 상태표를 이용해 간소화 모델(카르노맵)을 작성하여 논리회로의 기반을 구성하고최종적으로 회로도를 완성할 수 있다. 입력함수를 유도 ... 카운터를 설계하기 위해서는 우선 상태 다이어그램을 이용해서 진리표를 작성하여야 한다. 상태 다이어그램이란 플립플롭의 상태 변화는 입력(Event)에 의해 이루어지고 어떤 상태

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.19

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 3주차 결과레포트 (A+자료)

는 부분을 수행하여 작성한다.결과보고서는 측정결과 및 분석을 추가하고, 설계과제를 수행하여 결과를 작성한다.회로 구성 사진 및 측정화면 사진은 실험 조원의 학생증 등 ID 가 보 ... 이도록 촬영함1. 실험 목적- 다이오드를 이용한 회로를 설계해보고, 다이오드의 순방향, 역방향 특성을 이해한다.- 다이오드 회로를 등가회로 모델을 이용해 해석한다.- 제너 다이오드 ... 회로에 대해 실험한다.(Pspice회로도)(보드 사진)(예비) Pspice를 이용하여 그림3-4 직렬 다이오드 회로의 DC 시뮬레이션 결과를 구하세요. -> 위의 회로도에 포함

리포트 | 21페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니
중앙대 전자회로설계실습 (예비) 9. 피드백 증폭기 (Feedback Amplifier) A+

4V에서 유지된다.3.2 Series-Series 피드백 회로 설계그림 2 Series-Shunt 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice s ... 전자회로설계실습 예비보고서(9. 피드백 증폭기 (Feedback Amplifier))제출일 :3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 ... Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1k

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,500원 | 등록일 2022.04.09

다운로드 장바구니
실험7 다이오드정류회로 예비보고서 - 교류및전자회로실험

을 이해한다. 또한 커패시터 필터의 평활화 특성을 실험적으로 확인하고 출력전압 특성과 연계하여 회로를 설계하는 간단한 예를 실습을 통하여 습득한다.관련이론반파정류회로다이오드 등의 정류 ... 1A변압기 100V/10V 30VA 1개, 전해커패시터 330(25v 이상)3개, 저항 100(5W)2개, 1k 2개예비보고서회로도와 출력파형회로도와 출력파형회로도와 출력파형회로도 ... 와 출력평균치 계산정류된 전압은 맥동(ripple)이 크게 되면 직류전압 필요로 하는 회로에 전원으로 사용 하기 어렵고 이 뜻은 전류의 공급이 불안정 하다는 뜻이다.회로도와 출력

Non-Ai HUMAN
| 리포트 | 25페이지 | 1,500원 | 등록일 2021.03.20

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... ) Veri순하기 때문에 시뮬레이터가 고속이다.⑤ 검증 정확도가 높으며(설계 도중에 검증이 가능하며 입력신호의 부가, 출력의 관측과 비교가 쉽다. 또한 System Level의 검증이 가능 ... 하다.), 디자인 재사용이 가능하다.⑥ 회로 기능 변경이 용이하고, 라이브러리화를 지원한다.⑦ 공정 라이브러리에 무관한 설계가 가능하다.- 단점: ① 현재의 논리 합성은 단상 동기

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[A+][예비보고서] 중앙대 전자회로설계실습 6. Common Emitter Amplifier 설계

설계실습 6. Common Emitter Amplifier 설계3. 설계실습계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계위 회로 ... mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE ... 은 변하지 않는다. (2차 설 계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 반올림

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
판매자 표지

기초 회로 실험1 제16장 키르히호프 전압법칙(단일전원) (결과레포트)

는 ± 1%이고, 공급전압은 변할 수가 없다. 완전한 회로도를 그리고, 모든 설계과정과 사용된 수식을 보이시오. (답변) 각 저항 R1, R2, R3, R4, R5, R6, R7 ... -4) 그림 16-2와 유사한 직-병렬회로를 설계한다. 인가전압은 35V이고 전원에 의해 공급되는 전류는 5mA이다. 실험 준비물에 나열된 저항기만을 사용한다. 전류에 대한 허용오차 ... , R7, R8에 걸리는 저항을 각각 330Ω, 470Ω, 820Ω, 1kΩ, 1.2kΩ, 2.2kΩ, 3.3kΩ, 4.7kΩ으로 이 회로를 설계하면 성립을 한다. 결론 본 실험

리포트 | 7페이지 | 1,500원 | 등록일 2025.06.26 | 수정일 2025.07.01

다운로드 장바구니
판매자 표지

아주대학교 전자물리실험 전물실 Digital Dice 예비보고서

Modulo 6 Counter7474 IC 2개, LED 3개, 저항기 3개를 사용해 회로도와 같이 modulo 6회로를 구축한다. Q1-LED0, Q2-LED1, Q3-LED2 ... 전자물리학실험 예비보고서_6조Digital Dice1.실험 목적Multisim을 사용해 TTL Ic가 있는 Digital Dice를 설계해 A,B,C,D의 입력 신호를 통해 ... (입력)가 High여야 출력값 Q가 H(high)가 된다.2) 7404 hex inverter6개의 독립적인 logic inverter(논리 NOT 게이트)로 이루어진 디지털 회로

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2025.10.24

다운로드 장바구니
중앙대학교 전자전기공학부 전자회로설계실습(3-1) A+ 6차예비보고서 (점수인증) _ Common Emitter Amplifier 설계

과 branch 전류가 나타난 회로도 그림 5. 그림 4 회로도의 PSPICE 출력파형 function generator의 출력단자에 부하 RL=50 Ω을 연결했을 때 이 저항에 걸리 ... /V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물Function Generator : 1대 ... )) : 2개Variagle Resistor (100㏀) : 5개Variagle Resistor (500Ω) : 2개Capacitor (10uF) : 3개3. 설계실습 계획서3.1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2021.04.06

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기