"회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계 전자회로설계실습 아날로그 전기회로설계실습 전기설계이론 논리회로설계 C 측정회로 설계 LPF와 HPF설계 pspice

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계" 검색결과 681-700 / 23,211건

중앙대 전자회로설계실습 예비보고서9

Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 준비물 및 유의사항DC Power Supply(2channel) : 1대 Digital Multimeter

리포트 | 9페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
중앙대 전자회로설계실습 예비보고서1

1. 목적출력저항이 큰 센서의 출력신호를 증폭하는 Inverting, Non-inverting, summing Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 ... 점퍼선 : 다수3. 설계실습 계획서3.1 센서 측정 및 등가회로출력신호가 주파수 2 KHz의 정현파인 어떤 센서의 출력전압을 오실로스코프(입력임피던스 = 1 MΩ)로 직접 측정

리포트 | 11페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
중앙대 전자회로설계실습 예비보고서4

1. 목적MOS Field-Effect Transistor(MOSFET) 소자의 특성 (     )을 Date Sheet를 이용하여 구하고, 설계, 구현하여 전압

리포트 | 4페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
중앙대 전자회로설계실습 예비보고서6

저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항 Function Generator : 1대 ... Variable Resistor 가변저항 50Ω 1/4W : 4개가변저항 1Ω 1/4W : 4개3. 설계실습 계획서3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.

리포트 | 7페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
중앙대학교 전기회로설계 및 실습(전자전기공학부) 11. 공진회로와 대역 여파기 설계

1.요약: 이 실험을 통하여 RLC회로가 공진함을 이용해 bandpass filter, bandstop filter가 될 수 있음을 알 수 있었다. 먼저 첫번째 실험에서 Q가 1

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2022.01.13 | 수정일 2022.09.27

다운로드 장바구니
5.2 GHz 대역에서 동작하는 기억 기능 특성을 갖는 궤환 회로를 이용한 변환 이득 저잡음 증폭기 설계 (Design of Variable Gain Low Noise Amplifier with Memory Effects Feedback for 5.2 GHz Band)

한국전자파학회 이원태, 정지채

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
넓은 앙각 커버리지를 위한 3×4 재구성 급전회로를 갖는 5 GHz 무인항공기용 배열 안테나 설계 (5 GHz UAV Array Antenna Design with a 3×4 Reconfigurable Feeding Network for Wide Elevation Coverage)

한국전자파학회 정예영, 서동근, 이왕상

논문 | 5페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
[A+]중앙대 전자회로설계실습 예비보고서 설계실습 8. MOSFET Current Mirror 설계

1. 목적N-Type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 Current Mirror와 Cascode Current Mirror를 설계 및

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.01.08

다운로드 장바구니
[A+결과레포트 전자회로설계실습]7.Common Source Amplifier설계

전자회로설계실습 결과보고서7. Common Source Amplifier설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 구현 ... Common Source Amplifier with Source Degeneration의 구현 및 동작3.5 설계한 회로 구현 시 수정사항4. 결론1. 요약설계한 Common s ... Amplifier with Source Degeneration가 사용되므로 이 회로가 더 좋다고 판단하였다.3.6 설계한 회로 구현 시 수정사항본인의 설계대로 구현한 회로가 설계사양을 만족하지

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2020.11.26

다운로드 장바구니
중앙대학교 전기회로설계실습설계실습 9. LPF와 HPF 설계 A+ 결과보고서

3.5 그림 1의 회로에서 모든 저항을 제거한 LC회로를 구성하고 입력을 사각파(-1 to 1 V, 1 ㎑)로 하고 CH1으로 입력, CH2로 C의 전압파형을 저장, 제출하라

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.20

다운로드 장바구니
[예비보고서] 9.4-bit Adder 회로 설계

예비 보고서설계실습 9. 4-bit Adder 회로 설계9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.(답안)ABCinSCout0 ... 화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.(답안)세 개의 입력을 A,B,Cin으로 하고, AND ... 와 OR, NOT의 기본적인 논리 게이트만을 이용하여 (B)에서 구한 불리언 식에 대한 논리 회로를 다음과 같이 설계하였다. 출력은 S와 Cout으로, FullAdder의 출력 결과값

리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
[전자회로설계 결과보고서][실험 08] JFET

① [실험 2]는 JFET가 전압 제어 저항으로서 어떻게 이용되는지 실험을 통해 확인할 수 있었다. ② 과 같이 구성한 회로에서는 공통 이미터 증폭기와 JFET ... 를 결합한 회로임을 파악할 수 있다. ③ 모의실험 및 실험을 통해  값의 변화에 따른 출력 전압의 변화와 해당하는 측정 이득을 계산할 수 있었다. ④ 두 실험 결과를 비교하면, 그

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2021.01.29 | 수정일 2021.06.22

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조 ... 의 모든 변수의 값을 ‘0’ 과 ‘1’ 로 표현한다.조합 논리 회로는 입력의 조합에 따라 출력이 결정되는 회로이며 설계 순서는① 회로의 기능을 입력과 출력의 관계로서 명확하게 표현 ... 설계를 진행하면 gate 를 이용한 회로 설계에 용이하다.( Minterm : 각 변수를 AND 로 결합하여 결과가 ‘1’ 이 되게 함, Maxterm : 각 변수를 OR 로 결합

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

tering 방지 회로에 대하여 학습할 수 있다.원하는 16진, 8진 카운터를 설계하여 0부터 15, 7까지 카운팅할 수 있었다. 채터링 방지회로가 없었을 때에는 원치 않 ... . 설계실습 방법11-4-1 비동기 8진 카운터 설계(A) 그림 11-1과 같이 회로를 결선한다.(B) 출력 Q1, Q2, Q3에 LED를 연결한다. (330Ω저항과 LED를 직렬 ... 설계결과가 잘 보이도록 R = 1kΩ, 10% L = 12mH, 5%, C = 10 nF, 10% 와 같이 강조한다. 회로도를 그리고 사용한 장비의 종류, 모델명을쓰고 장비

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
전자회로설계실습 실습 11. Push-Pull Amplifier 설계 예비보고서

하여 유효숫자 세 자리까지만 사용한다. 위 왼쪽 회로와 같이 설계한 Push-Pull Amplifier에서..(B) 단계 (a)에서 얻어진 transfer c ... 개Resistor 저항 100Ω : 2개UA741cp opamp : 1개3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성*모든 계산 결과는 반올림

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.11.07

다운로드 장바구니
중앙대학교 전기회로설계실습 9. LPF와 HPF 설계 결과보고서

은 주파수에서 인덕터의 전압이작아지며 오차가 커지는 것을 확인할 수 있었다.1.서론회로 설계에서 중요한 커패시터와 인덕터의 가장 기본적인 LPF, HPF를 설계하여 이들의 특성 ... RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인해보았다. LPF에서 커패시터 전압의 위상을 0V일 때의 시간을 측정해 입력전압에 비해 lagging함을 확인

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니
판매자 표지

[예비보고서]대학교전자회로설계실습 8주차 MOSFET Current Mirror 설계

단일 Current Mirror 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리 까지만 사용한다.그림 1 의 회로와 같이 Current Source 에서 M1, M2 로는 2 ... >Cascode Current Mirror 설계(A) 그림 2 의 회로와 같이 IREF = 10 mA 인 Cascode 전류원을 설계하기 위해서 M2 와 M4 의 VGS 를 구하여라. 또한 VGS 를 만족시키기 위한 R1 값을 구하여라 ... N7000 (Fairchild)을 이용하며 VCC =VDD =10 V 인경우, IREF =10 mA 인 전류원을 설계한다.(A) 2N7000 의 Data sheet 로부터 (1/2

리포트 | 6페이지 | 1,000원 | 등록일 2024.03.27

다운로드 장바구니
중앙대 2021 전기회로설계실습 기말고사 및 답

중앙대학교 전기회로설계실습 시험 및 답1.Func tion Generator 에 2 V pp , 1k Hz sine 파를 입력하여 Oscilloscope 로 측정하려 한다. 해당 ... 회로도를 Impedance( 내부 저항 )을 고려하여 그리고 개략적인 파형을 제시하라 (20)2. Function Generator 와 DMM 을 연결한 후 일정 전압에서 주파수 ... 하다 내부저항의 기생소자로 인해 내부저항값이 ㄸ?ㄹ어져 DMM의 전압 파형도 떨어짐3. 10 nF 커패시터와 10mH 인덕터를 가지고 RLC 회로를 구성하려 한다 저항 띠가 앞

Non-Ai HUMAN
| 시험자료 | 3페이지 | 3,000원 | 등록일 2022.09.19 | 수정일 2022.12.06

다운로드 장바구니
중앙대 전기회로설계실습 예비보고서10

전기회로 설계실습예비보고서10장과목전기회로 설계실습교수명제출일2022.11.03. (목)학번성명RLC회로의 과도응답 및 정상상태응답1. 목적: 주어진 시정수를 갖는 RL회로 ... 를 설계하고 이를 측정하는 방법을 설계한다.2. 실습준비물* 기본 장비 및 선Function generator: 1 대DC Power Supply(Regulated DC Power s ... 리드저항(10Ω, 1/4W, 5%): 2개가변저항(20kΩ, 2W): 2개커패시터(10nF ceramic disc): 2개인덕터(10mH 5%): 2개3. 설계실습계획서3.1 RLC

리포트 | 6페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니
중앙대 전기회로설계실습 예비보고서8

전기회로 설계실습예비보고서8장과목전기회로 설계실습교수명제출일2022.11.03. (목)학번성명인덕터 및 RL회로의 과도응답(Transient Response)1. 목적: 주어진 ... 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.2. 실습준비물* 기본 장비 및 선Function generator: 1 대DC Power Supply ... 개3. 설계실습계획서3.0 Time constant가 10 μs인 RL 직렬회로를 설계하여 제출하라.RL 직렬회로의 time constant는{L} over {R} 이므로10us

리포트 | 7페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니

이전10개 30 31 32 33 343536 37 38 39 다음10개

파워링크

신청하기