"출력파형"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전기회로설계실습 적분기 정류회로 클램퍼 회로 오실로스코프 아날로그 4번문항

판매자 표지는 다운로드시 포함되지 않습니다.

"출력파형" 검색결과 6,521-6,540 / 11,851건

CMOS - TTL interface 예비보고서

속이라 할 수 있다. Spec에는 100MHz로 되어 있으나 TTL 특유의 파형 특성(rising skew) 때문에 80 MHz 정도가 한계이다. 고속임에도 높은 안정성을 가진다 ... FET는 off되므로 출력이 high가 된다.반대로, 입력이 high가 되면 p-channel FET는 off되고, n-channel FET가 on되므로 출력은 low가 된다 ... -channel FET는 off되고, n-channel FET는 on되어 출력은 low상태가 된다. 반면에 입력중 어느 하나가 low가 되면 그 입력에 연결된 n-channel

리포트 | 10페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
제출용 미세 복소 임피던스 측정

generator각종 실험에 필요한 여러 가지 파형 및 주파수 전압 신호를 발생하는 기기이다. 일정한 전류 공급원을 통해 축전기를 충전과 방전을 반복시키면서 삼각 파형(triangular ... waveform)을 얻어내고, 전류의 크기와 축전기의 크기를 변화시킴으로써 다양한 주파수의 삼각 파형을 얻고 이를 중첩시켜 사인파나 구형파 등 다양한 파형을 발생시킨다.2 ... ) : input signal과 reference signal의 위상 차이에 따른 DC값을 출력한다.Fig. 3 Lock-in amplifier의 구조나. 실험과정임피던스와 전압

리포트 | 11페이지 | 4,000원 | 등록일 2012.10.20

다운로드 장바구니
전전컴설계실험1-4주차결과

Measure로출력전압의 최대, 최소도 함께 한 화면에 잡힐 수 있도록 설정한다.※ Output setup : High Z(a) z = Capacitor(0.22 uF)를 사용 ... 했을 때의 파형을 관찰하시오.(b) z = Inductor(1 mH)를 사용했을 떄의 파형을 관찰하시오.(c) (a), (b)의 결과와 지난 주 short, open일 때의 결과와 비교 ... 하고 디스플레이 판독값에서 숫자 값을 읽어 측정을 수행할 수 있습니다. 커서는 진폭 및 시간의 두 종류가 있다.커서를 사용할 때는 소스를 측정할 디스플레이에 있는 파형으로 설정

리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
기본 논리 게이트 결과보고서

}X{} _{2}X{} _{3}X{} _{4}X{} _{5}X{} _{6}010101010101012주차 1. 실험결과 (계속)그림 1 A, X{} _{6}의 출력 파형 및 지연 ... -3}0(2) NAND 및 NOR 게이트의 응용표 2 NAND 및 NOR 게이트의 응용입력출력AB회로 (f)회로 (g)전압(V)논리전압(V)논리000.2100.1720013 ... 출력AB회로 (h)회로 (i)회로 (j)전압(V)논리전압(V)논리전압(V)논리000.1100.1300.120014.3114.2114.271104.2914.2014.281110

리포트 | 4페이지 | 1,000원 | 등록일 2013.11.19

다운로드 장바구니
AD 컨버터 및 DA 컨버터 결과 레포트

를 인가한 후 입력신호와 A/D 컨버터의 출력파형을 동시에 오실로스코프로 관찰하여 기록한다.3) 정현파의 주파수는 그대로 유지하고 피크-피크전압을 0V에서 6V로 변경하여 입력신호 ... 를 인가한 후 입력 신호와 A/D 컨버터의 출력파형을 동시에 오실로스코프로 관찰하여 기록한다.4) 아날로그 입력신호 V2로 주파수가 1kHz이고 피크-피크전압이 0V에서 4V인 ... 삼각파를 사용한다. 입력신호를 가한 후 입력신호와 A/D 컨버터의 출력 파형을 동시에 오실로스코프로 관찰하여 기록한다.

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
미적분기

을 가지는 미분기이다. (높은 주파수에서 이득을 제한하기 위해 입력단에 직렬저항를 연결)(2) 적분기- 출력이 입력파형의 적분값이 되는 회로.- 왼쪽 회로는 제한된 저주파 이득 ... -시스템을 왼쪽 사진과 같이 설정하고 실험했을 때의 결과를 살펴보면, 입력신호는 삼각파형이 들어갔으나 출력신호는 사각파형이 나온 것을 볼 수 있다. 삼각파의 기울기가 양일 때는 출력파 ... 로 입력신 호가 미?적분 되어 출력되는 것을 확인한다.3. 기본이론(1) 미분기 :-입력신호의 시간적 변화율(시간미분)에 비례하는 출력을 내는 회로.-왼쪽 회로는 제한된 고주파 이득

리포트 | 8페이지 | 1,000원 | 등록일 2012.11.12

다운로드 장바구니
경북대학교 전자공학실험2 올A+ 예비보고서 2장 (복사실 판메제안 받은자료)

} ( omega RC)위 식을 통해 입력과 출력 사이의 신호의 전달특성이 신호의 크기에만 영향을 주는 것이 아니고 위상각에도 영향을 줌을 알 수가 있다. 넓은 주파수와 큰 이득 ... 에서omega =1/RC 인 영역에서는 입력 신호가 그대로 출력으로 전달된다(이득으로는 1이며, 이를 0dB라고 함), 반면 주파수가omega =1/RC 보다 큰 곳은 주파수가 10배 증가 ... < omega }}phase PHI =-tan ^{-1} (WRC)근사 개념에서는omega =1/RC 지점이 입력 신호가 출력으로 전달되느냐 아니냐를 결정하는 의미를 가지므로 이 주파수

리포트 | 16페이지 | 2,000원 | 등록일 2015.11.04 | 수정일 2022.03.28

다운로드 장바구니
판매자 표지

실험1_부궤환 회로_결과

때에는 이 과정을 생략하고 증폭특성을 예상하였다. 반전증폭기이기 때문에, 입력과 출력파형의 위상은 서로 반대가 되어야 하는데, 위의 실험사진으로부터 알 수 있듯이, 파형이 반전 ... 과 출력파형의 위상은 서로 같음을 확인할 수 있었다. 출력전압값은 시뮬레이션값과 거의 비슷했는데, 전압이득은에 의해 결정됨을 알 수 있다. 특별한 점은 3.3k, 20k의 저항이 ... 었을 때 출력 파형이부근에서 왜곡되는 현상을 확인할 수 있는데, 이는 증폭기의 공급전압이이기 때문이다. 약간의 오차는 오실로스코프의 영점과 전원공급기의 전압 등을 조절하면서 발생

리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
실험2결과[1].CMOS회로의.전기적특성

표시하라.회로 SEQ 회로 \* ARABIC 1. Logic Levels 측정 회로그림 SEQ 그림 \* ARABIC 1. 출력 파형그림 SEQ 그림 \* ARABIC 2. 입출력 ... 전압 연속 좌표 그래프그림 SEQ 그림 \* ARABIC 3. 삼각파 입력에서 출력 파형실험값(V)Simulation값(V)Datasheet값(V)VOHmin4.414.494.4 ... . Threshold Voltage 측정그림 SEQ 그림 \* ARABIC 4. 출력 파형그림 SEQ 그림 \* ARABIC 5. 입출력 전압 연속 좌표 그래프그림 SEQ 그림

리포트 | 5페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
전전컴설계실험2-4주차예비

만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.) 과 Timing Simulation (위의 Behavioral Simulation의 결과에 하드웨어적인 ... 의 결과값을 확인한다. 그 다음에 실제 하드웨어 동작 상황에 대한 시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현 ... 한다.(2)Essential Backgrounds for this Lab(1)Half Adder2진 신호(0,1)에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
[결과]설계실습8. Common Source Amplifier 설계

. 입력파형과 출력파형이 오실로스코프에 동시에 보이도록 조정한 화면을 simulation결과와 함께 제출하라. (반드시 Ch.2에 출력을 연결하고 coupling을 dc로 하라 ... 을 측정하라.입력출력이 196mV(Amp)일때 파형이 조금씩 왜곡되기 시작함을 보인다.5. 의 회로에 대해 4.2의 (a), (b), 그리고 3, 4과정을 반복하라. 그림 8.1회로 ... ) 단, 설계한 저항은 가변저항을 사용하되 5% 표준저항에 맞추어서 사용하라. 출력전압이 몇 V인가? simulation한 진폭에 대한 측정진폭의 오차와 그 원인을 기술하라.첫 번

리포트 | 8페이지 | 1,000원 | 등록일 2011.08.12

다운로드 장바구니
커패시터 (capacitor) 측정기의 설계

먼저 회로에서 , , 은 알고 있는 값이고, 가 구하고자 하는 값이다.이 회로에서 출력 의 주기는 이므로,이다. ()회로를 구성한 이후 오실로스코프를 통해 의 파형을 얻을 수 ... 있다.이 출력파형을 분석하면 출력의 주기인 를 구할 수 있다., , 은 알고 있는 값이므로, 위 식을 통해 capacitor의 capacitance를 구할 수 있다.실제 실험 ... 에서 우리는 , , 으로 설정하였다. 따라서 식에서분모가으로 고정되어, 가 된다.구하고자 하는 capacitor로 구성된 회로의 출력파형의 주기만 구한다면 위 식을 통해 간단히 c

리포트 | 8페이지 | 1,500원 | 등록일 2011.06.04

다운로드 장바구니
전자회로실험 실험7 결과

실험 결과오실로스코프 출력 파형< R1 – 10㏀ 일 때 출력 파형>= 26.5= 13.75점의 (측정값)= 1/2.1ms= 476Hz=13.2513.25< R1 – 4.7㏀ 일 ... 때 출력 파형>= 26.5= 6.8점의 (측정값)= 1/1ms= 1kHz= 6.22756.2275< R1 – 15㏀ 일 때 출력 파형>= 26.5= 21점의 (측정값)=1/3ms ... 가 발생하는 것이다.첫 번째 OPAMP 출력 파형의 최대값과 최소값이 서로 정확히 일치하지 않는 이유는 증폭기 구조의 특성 때문이다. Datasheet에 나와있는 그래프를 참고

리포트 | 4페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
전자회로실험 실험3 결과

실험 결과미분기의 결과 파형 및 데이터* 입력파형 Vp-p: 900 mV* 출력파형 Vp-p: 128 mV* (+) 펄스입력주기: 1.300 ms출력주기: 1.180 ms* ( ... -) 펄스입력주기: 1.274 ms출력주기: 1.244 ms적분기의 결과 파형 및 데이터* 입력파형 Vp-p: 10.0V* 출력파형 Vp-p: 10.6V* (+) 펄스입력주기: 49 ... 를 구성하여 돌려보면 아래와 같은 결과가 나옴을 볼 수 있고, 미분기로써 작동함을 확인할 수 있다. (삼각파 입력 -> 사각파 출력)커패시터에 직렬로 저항을 추가한 회로결과 파형앞장

리포트 | 5페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
실험 8. 삼각파 발생회로(결과)

형 회로는 특정 바이어스를 걸어줌에 따라 출력 파형이 입력파형과 같이 왜곡 없이 나타나게 하는 장점이 있지만 출력은 Class B형 회로에 비해 모자란다. Class B형 회로 ... )입력과 출력 전압의 그래프가 거의 x=y꼴로 linear하다. 하지만 약 14V정도 입력을 집어 넣으면 saturation되면서 한계점에 다다르게 된다.2) CLASS-B ... ▲입력 S를 5V가함입력의 전압 값이 커짐에 따라 출력의 전압 값도 커진다. 하지만 포화될 때까지 전압이득은 1에 가까이 가려고 하지만 1을 넘지는 못한다. 12V일 때 포화영역이

리포트 | 12페이지 | 1,000원 | 등록일 2012.09.09 | 수정일 2014.01.01

다운로드 장바구니
[아주대]논리회로실험 1장[Basic gates] 예비 A+

으로는 7404가 있다.[진리표] [동작파형] [논리회로 기호][2] AND gate→ 입력 2개 이상에 대하여 출력 한 개를 얻는 게이트로 논리곱이라 한다. 이 게이트의 출력은 입력 ... 게이트는 입력단자 한 개 이상과 출력단자하나로 구성되는 전자회로이다.논리레벨영역논리0논리1TTL0V~0.8V2.5V~5VCMOS0V~1.5V3.5V~5V디지털시스템에 흐르는 전압 ... collector, base, emitter로 구성되어 있다. 여기서 입력전압이 임계값보다 작으면 트랜지스터는 높은 저항 상태가 되고, 입력에 인가된 전압이 출력에 나타나게 된다

리포트 | 10페이지 | 2,000원 | 등록일 2013.09.13 | 수정일 2013.09.15

다운로드 장바구니
실험7예비.Decoder&Encoder

카운터회로 SEQ 회로 \* ARABIC 1. 2단 2진 카운터 Decoding그림 SEQ 그림 \* ARABIC 3. 출력 파형3진 카운터회로 SEQ 회로 \* ARABIC 2 ... . 3진 카운터 Decoding그림 SEQ 그림 \* ARABIC 4. 출력 파형10진 디코더를 갖춘 BCD 카운터회로 SEQ 회로 \* ARABIC 3. Decade Counter ... and decoder그림 SEQ 그림 \* ARABIC 5. 출력 파형인코딩 – 10진 / Excess-3 코드회로 SEQ 회로 \* ARABIC 4. Decimal-to

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
기초전자물리학실험2 5장-인덕터와 인덕터 회로

으로 보여 줄 수 있다.3) 인덕터에서의 전기 일률(전력) 및 축척하는 에너지를 실험으로 보여 줄 수 있다.4) 인덕터-저항 회로에서 시각변수 지수함수인 인덕터 전류 파형과 시정수 ... 파형을 실험으로 보여줄 수 있다.(2) 실험 배경A. 인덕터의 역할과 지배식인덕터: 자장의 형태로 전기에너지를 저장하는 수동소자1)인덕터의 구조 및 회로 기호전선을 코일(coil ... 식(은 전류의 진폭,은 전압의 진폭,는 교류전원의 각주파수,는 교류전원의 주파수)여기서 보면, 전압과 전류의 진폭의 비rk 되어 주파수와 인덕터 값에 비례한다. 또한 전류 파형의 위상

리포트 | 13페이지 | 1,000원 | 등록일 2012.12.06

다운로드 장바구니
저항_오실로스코프_RC미방

과 SLOPE의 조건이 맞는 시점을 찾으면 화면상의 시작점으로 지정하여 출력하고 조건에 맞는 시점을 찾지 못하더라도 파형을 출력하게 된다. 조건에 맞는 시점을 찾지 못할 경우 화면 ... 에는 흐르는 듯한 파형이 관측된다.NORMAL : 관측 파형에서, Trigger의 LEVEL과 SLOPE의 조건이 맞는 시점을 찾으면 화면상의 시작점으로 지정하여 출력하고 조건에 맞 ... 며 Trigger 조건도 제대로 설정해준다면 AUTO와 같은 화면을 출력한다.SINGLE : Trigger 조건이 맞는 시점을 한 번 찾고 그 파형을 출력한다. 그런 다음 멈추게 된다. 즉

리포트 | 5페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
FPGA 디지털 시스템 설계 : 16:1 Mux 및 Hex to 7 segment 설계

들은 값을 저장해야 하기 때문에 reg으로 선언하였다. Module과의 연결은 이름에 의한 연결을 이용하여 포트별로 연결시켰다.16개의 입력 신호 파형이 모두 서로 달라야 출력 파형 ... 을 반복시켰다.출력 파형 확인은 입력 신호 sel을 바꿀때마다 출력 신호가 바뀌어 나타나기 때문에, sel을 100ns마다 차례대로 바뀌도록 작성하였으며, 이 변화도 always ... Multiplexer는 일종의 데이터 셀렉터로, Multiplexer로 들어오는 여러 신호들 중 하나를 선택해서 출력시킬 수 있다. 16-to-1 Multiplexer는 16가지 신호를 입력받아 그

리포트 | 4페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니

이전10개 322 323 324 325 326327328 329 330 331 다음10개

파워링크

신청하기