"8비트가산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가감산기 BCD 가산기 설계 8비트 병렬 가산기 8비트 가감산기 컴활1급 필기

판매자 표지는 다운로드시 포함되지 않습니다.

"8비트가산기" 검색결과 41-60 / 107건

졸업캡스톤 주차장, 영상인식시스템 ppt발표파일

_DEPTH_8U, 1 ); cvCreateImage : 새로운 영상을 만들기 위한 함수 IPL_DEPTH_8U: 영상 데이터의 비트를 저장 1: 픽셀당 채널수로 그레이영상은 1 채널2 ... (1) 초기 계획한 것주차 부스 유인요금계산기를 추가하기로 결정 .물품 1 차 수령 (2013.05.20) LCD 모듈 ATmega128 서보 형 DC 모터물품 2 차 수령

Non-Ai HUMAN
| 리포트 | 24페이지 | 2,500원 | 등록일 2016.10.12 | 수정일 2019.03.19

다운로드 장바구니
컴퓨터시스템구조 연습문제 4장 풀이

레지스터는 8비트이고T _{o}에서T _{3}까지의 타이밍 변수에 의해 다음과 같이 전송 동작이 지정되어 있다.T _{0} : R5←R0T _{1} : R5←R1T _{2} : R5←R ... 하여라(읽기 동작).4-8. 다음 문장을 구현하는 하드웨어 블록도를 그려라x+yz:`AR`` larrow `AR+BR여기서 AR과 BR은 각각 n비트 레지스터이고, x, y, z ... -18. 레지스터 A에는 8비트의 이진수 11011001이 들어 있다. A의 값을 다음과 같이 변경시키기 위해서 필요한 B레지스터의 값과 이때 적용된 논리 마이크로 연산을 구하

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2016.01.07

다운로드 장바구니
디지털실험 설계2 결과 4비트 가(감)산기

디지털 실험 결과보고서설계 2. 4비트 가(감)산기다음의 회로도대로 회로를 결선하고 e입력에 따라 가산 감산이 되는지 실험한다.위 4비트 회로의 한 부분이다. 1비트 연산을 하 ... =0 일 때 가산기로 동작하여(16, 8, 4, 2, 1)=x3x2x1x0+y3y2y1y0 16은 2의 4승자리에 해당하는 숫자로 5비트 째로 올라간 자리올림을 나타낸다.e=1 일 ... 때 감산기로 동작하여(16, 8, 4, 2, 1)=x3x2x1x0-y3y2y1y0 16은 감산기와 반대로 5비트 째로 올라간 자리빌림을 나타낸다. x3x2x1x0의 값이 y3y2

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
판매자 표지

피스파이스를 이용한 8bit 가산기 설계(vlsi 텀프로젝트)

VLSI 설계과제8비트 가산기 설계8Bit-Adder Design2014년 12월 11일INDEX1. 서 론1.1. 설계 목표1.2. 설계 과제 선정1.3. Time table ... 및 임무 분담2. 관련 이론2.1. 반가산기2.2. 전가산기 및 8비트 가산기3. 설계 과정(Netlist)3.1. 반가산기 설계3.2. 전가산기 설계3.3. 8비트 전가산기 설계 ... 4. 시뮬레이션 결과4.1. 반가산기 시뮬레이션4.2. 전가산기 시뮬레이션4.3. 8비트 전가산기 시뮬레이션4.4. 주파수 변화에 따른 회로 동작 상태 시뮬레이션(spec)4.5

Non-Ai HUMAN
| 리포트 | 30페이지 | 10,000원 | 등록일 2015.06.23 | 수정일 2015.09.07

다운로드 장바구니
논리회로설계실험 프로젝트 8Bit 계산기

논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s ... ’ 이라 한다. 십진법의 숫자들을 이진법으로 타나낸 비트들이 연속적으로 나열되어 있다. 보통 8421코드를 의미하는데, MSB부터 8, 4, 2, 1로 지정되어있다.BCD 코드의 4 ... BCD_ ADDER7 segmentSchematic2) 테스트벤치(2) 설계 방법1) BCD adderBCD가산기는 기본적으로 4bit를 하나의 숫자(0~9)로 인식을 한다는 특징

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2) 1주차예비

: 입력 중 어느 하나라도 1이 되면 결과가 1이 되는 연산■XOR Gate: 두 입력이 서로 다른 값을 가질 때만 결과가 1이 되는 연산3. 반가산기(Half Adder)가산기라는 ... 단어가 의미하듯이 말 그대로 덧셈에 관한 회로라고 생각하면 쉽다. 반가산기의 경우 입력이 2개, 출력이 2개이다. 이는 두 2진수 더할 때 각각 맨 첫 자리 한 bit를 A,B ... 기는 두 개의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S, carry 값이 C라고 하

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

다운로드 장바구니
연산회로 예비보고서

-병렬가산기는 N비트의 가산기를 만드는 데 있어서 N개의 전가산기를 연결하여 구성한 전가산기입니다.그림 6 병렬 가산기 그림 7 병렬 가산기의 delay위의 그림이 전가산기 인데 ... 만을 이용하여 N비트의 가산을 할 수 있는 가산기입니다.직렬 가산기를 만들기 위해서는 시프트 레지스터 두 개에 각각 A, B 를 넣어 LSB가 오른쪽 끝에 오도록 하고, 전가산기의 합 ... 감산기는 전가산기와 마찬가지로 세 개의 입력에 대한 감산기입니다.그림 8 반감산기 회로와 진리표 그림 9 전감산기■병렬 감산기와 직렬 감산기-병렬감산기와 직렬감산기는 각각 병렬가산기

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
[전자] 8비트 가감산기 설계

실습: 8-bit 감가산기 설계1. 설계 사양- -입력- 부호 없는 8bit 2진수 2개 (two unsigned 8-bit binary number)- 1-bit mode 입력 ... (0 : 더하기, 1 : 빼기)출력- 8-bit 계산 결과 (unsigned 8-bit binary number)- Carry/Borrow 출력더하기 : Carry가 있으면 '1 ... 를 활용하고 4-bit 병렬가산기를 참조하여 설계VHDL 방식의 설계에서는 지난번 설계한 4-bit 병렬가산기를 참조하여 설계Waveform editor를 이용하여 simulation

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2002.03.31

다운로드 장바구니
4자리 2진수 가산기, 감산기 설계결과보고서

할 수 있다.2) BCD가산기2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10진수로는 2X(0~9)로 0부터 18까지 됨 ... ------------------ 3page7. 실험 ------------------------------ 4page8. Simulation -------------------- ... 사용 금지4) 외관상 보기 좋아야 함5) 팀 협력3. 관련이론1) BCD 가산기BCD코드는 10진수의 수로 0~9의 범위만을 표현한다. BCD 코드 표현에는 4bit가 필요하지만 4

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

다운로드 장바구니
가산기 결과보고서06

실험 1>ABSC000.728(=0)0.656(=0)0110.075(=1)0.765(=0)1010.077(=1)0.769(=0)110.018(=0)8.574(=1)실험 2 ... 로 결과 값과 자리올림 값을 출력하는 장치이다. 따라서 입력부분이 두 개, 출력부분도 두 개다.(전가산기는 입력부분이 3개, 출력부분이 2개이다.)가산기에는 반가산기와 전가산기가 있 ... 전가산기의 자리올림 값으로 2비트 이상의 계산도 할 수 있음을 알 수 있다. (반가산기는 1비트 연산밖에는 하지 못한다.)- 가산기와 반대되는 개념으로 두 개의 입력받은 이진수

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)1주차결과

어느 하나라도 1이 되면 결과가 1이 되는 연산■XOR Gate: 두 입력이 서로 다른 값을 가질 때만 결과가 1이 되는 연산3. 반가산기(Half Adder)가산기라는 단어가 의미 ... 하듯이 말 그대로 덧셈에 관한 회로라고 생각하면 쉽다. 반가산기의 경우 입력이 2개, 출력이 2개이다. 이는 두 2진수 더할 때 각각 맨 첫 자리 한 bit를 A,B 라고 볼 수 ... 의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S, carry 값이 C라고 하였다. 여기서 반

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
디지털 회로 자판기 보고서

거나 돈을 반환하고자 할때 리셋으로 사용된다.1.SN74148N-8개의 입력신호를 중요한 순서대로 encoder하는 IC아래에 보이는 것이 SN74148N이다. 이 IC칩은 10진수 ... . 저장부UCY7483N, HD74HC74P1.UCY7483N-4-bit binary full adderUCY7483N은 2의 보수 쳬계를 사용하여 덧셈과 뺄셈을 할 수 있는 IC ... 레지스트의 보수출력 그리고 C0의 값인 HD74HC74P에서의 출력값‘1’이 C0에 입력값으로 들어간 값이 더해진다.위 그림은 2의 보수체계를 이용한 병렬 감가산기이다.2.HD74HC

Non-Ai HUMAN
| 리포트 | 10페이지 | 4,000원 | 등록일 2015.12.18 | 수정일 2021.03.22

다운로드 장바구니
자격증 워드 필기 합격전략 및 3과목 요약

구성의 단위 (작은 순서 -> 큰 순서)BIt -> Nibble -> Byte(=8Bit) -> Word(주소 할당 기본 단위) -> Field(파일 구성 최소 단위) ... -> 속도 빠름부동 소수점 -> 시간이 많이 걸림, 매우 큰 수나 매우 작은 수를 표현2. 기타 표현 방식BCD 코드 : 2진수 4Bit로 표현, 8421코드, 가중치 코드 ... Excess-3 코드 : BCD + 3, 비 가중치 코드Gray 코드 : BCD를 X-OR 연산, 비가중치 코드패리티 검사 코드 : 에러 검출, 패리티 비트 사용, 짝수/홀수 패리티 방법

Non-Ai HUMAN
| 시험자료 | 11페이지 | 1,500원 | 등록일 2016.10.11

다운로드 장바구니
디지털회로실험 18장. D/A, A/D 변환기(Converter)

와 디지털이 혼재(混載)한 LSI 기술에 의하여 A/D, D/A를 한 곳에 포함시킨 LSI 개발이 활발하게 이루어 지고 있다.A/D, D/A의 정밀도는 비트(bit)수로써 표시되고, 속도 ... 는 변환속도로 표시된다. 정밀도 4~15비트, 속도 10~70M 샘플/초의 것이 집적 회로로 실현되고 있다. A/D 변환방식으로서는 축차비교형(逐次比較形)이 가장 일반적인 것이 ... 다. 이 방식은 샘플(sample) 폴드회로, D/A 변환기, 전압 비교기, 축차근사(逐次近似) 레지스터(registor)로 구성되고, D/A 변환기에서 상위(上位) 비트부터 순차

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
디지털 시스템 실험

된다. 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. 아래 그림과 같은 4bit 병렬가산기를 구현 ... 할 수 있다. 아래 그림은 2의 보수를 통한 계산 예이다. 3bit가감산 회로를 가산기로 구현하여라.실험 6-3 BCD가산기와 감산기 회로 구현하고 응용하기1. BCD 가산기에서 이진 ... 을 알아본다.· BCD가산기와 크기 비교기에 대해 알아본다.실 험 내 용실험 6-1 가산기 회로 구현하고 응용하기0. 다음 연산 규칙을 진리표로 작성하시오.0011+ 0+ 1+ 0

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기 ... 를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는지 결국 실험을 통해 결과를 확인해 볼 수가 없었다.이론적으로 생각해보았을 때, 감산 ... 을 하는 원리는 2진수의 입력을 보수화시켜 가산의 형태로 계산함을 알 수 있었고, 연산하는 두수의 부호가 같고 최상위 2비트 캐리가 다를 때 발생하는 overflow에 대해서도 이해하였다.직접 브레드보드에 설계한 회로를 통해서 결과를 확인해 볼 수 없었던 점이 아쉽다.

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
[12주차] Calulator

위 / 박석호 )0. Purpose지난시간에 배운 LCD를 활용하여 감가산기의 설계를 해본다. 감가산기는 앞에서 실습했던 4bit full_adder를 사용하고 이에 대한 입력 ... 라고 생각합니다. 앞에서 이미 한번 실습을 해보았던 4bit 감가산기의 block diagram으로서 2S complement를 이용하여 감산기를 구현하는 구조이다.가. LCDRovo ... 므로 8bit로 선언을 해주며 각 4bit가 하나의 16진수를 표현합니다.beginlcd : LCD_test port map(FPGA_RSTB, CLK, LCD_A, LCD_EN

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
실험6. 반가산기와 전가산기 예비

BnD0000010100111001011101115. 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하라.그림 8A0B0A1B1S0S1C00010111101010111111

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
전가산기와 BCD가산기 설계

의 반가산기와 하나의 OR로 구성된다.②BCD가산기?2진화 10진수(BCD code)는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10 ... < 목 차 >1. 주 제2. 목 적3. 관련 이론4. 설계 순서5. 소자 선택6. 회로도7. Simulation8. 결과9. Data SheetⅠ. 실험명전가산기와 BCD 가산기 ... 하여 시뮬레이션 한다.③ 전가산기의 Simulation 작동 결과를 확인한다.④ Simulation 값과 이론 값을 비교해 본다.⑤ 7483을 이용해 BCD가산기 회로를 구성한다.⑥ 구성

Non-Ai HUMAN
| 시험자료 | 6페이지 | 2,000원 | 등록일 2012.04.25

다운로드 장바구니
OR, XOR, 반가산기, 정가산기실험

전자전기컴퓨터설계실험2예비레포트 2주차제출일자 : 2013.9.15.일실험주제: OR, XOR, 반가산기, 정가산기실험강상혁 교수님2조전자전기컴퓨터공학부학번 ... 하는 논리 회로-반가산기두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로2. Materials & Methods (실험 장비 및 재료와 실험 ... , 0) 일때[그림6] 반가산기 실험 A, B (1, 1) 일때라. Result of Lab 4-전가산기 실험[그림8] 전가산기 실험 A, B, C (0, 0, 0) 일때[그림8

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2014.02.14

다운로드 장바구니

이전10개 1 234 5 6 다음10개

파워링크

신청하기