"위상제어루프(PLL)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

위상제어루프

"위상제어루프(PLL)" 검색결과 41-60 / 89건

판매자 표지는 다운로드시 포함되지 않습니다.

예비보고서3_디지털통신2_Carrier Acquisition

다. DD 접근법에는 피드백 루프, 최소평균제곱오차, 최대 우도 검출법이 있다.PLL(Phase Locked Loop)PLL 회로는 위상변동을 줄이며 평균적으로 입력 주파수 및 ... 에 의해 구현된다.루프필터 혹은 저역통과필터 : 위상검출기로부터 나오는 두 신호 간 위상차의 고주파 성분을 제거한다.전압제어발진기 : 제어 전압에 따라 조절되는 주파수를 발생 ... 하게 동일한 위상과 주파수에 정확하게 고정할 수 있도록 보정이 필요하다. 그래서 추가적인 회로를 구성하거나 다른 방법을 이용해야 한다. 보통 PLL 회로를 활용한다.방법일반적으로 위상

리포트 | 3페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서6 위상제어루프

아날로그 및 디지털 회로 설계 실습-실습 6 위상 제어 루프(PLL)-. 설계실습내용 및 분석위상제어루프의 설계그림 6-2의 위상 제어 루프를 구성한다.(Op amp의 동작전원 ... : Rectangular)를 인가하여 그 출력은 제출한다.위와 같이 위상 제어 루프를 구성하였다. 전압제어 발진기 회로에 10nF짜리 capacitor를 연결한 모습이며, 입력신호가 5kHz 사각 ... 파일 때, 출력은 다음과 같이 나타났다.설계한 위상제어루프의 범위설계한 위상 제어 루프의 입력단의 주파수를 10Hz부터 50kHz까지 변화시켜 동작 주파수의 범위를 측정

리포트 | 12페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
아날로그및디지털회로설계실습 7주차 위상제어루프

아날로그 및 디지털회로 설계실습예비 REPORT7. 위상 제어 루프 (Phase Locked Loops)분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 위상 제어 루프 회로 ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.1. 서론위상 제어 루프 회로의 이론을 학습하고 간단한 위상 ... 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.2. 실험결과1-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명

리포트 | 9페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서6 위상 제어 루프(PLL)

아날로그및디지털회로설계실습 05분반 7주차 예비보고서설계실습 6. 위상 제어 루프(PLL)6-3-1위상 제어 루프(Phase Locked Loops)는 전압제어 발진기의 출력 ... 는 입력 신호의 주파수로 고정되게 된다. PLL은 위상 검출기(Phase Detector), 루프 필터(Loop Filter), 가변 발진기(Voltage Controlled ... 위상을 입력 신호의 위사오가 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. 출력 신호의 위상을 입렵 신호의 위상에 고정하게 되면 출력 주파수

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
판매자 표지

Super Heterodyne 수신기와 Phase Lock Loop 레포트

은 디지털시스템에서 타이밍 회복, 주파수 합성기에 사용됩니다.2) 구성과 기능PLL의 구성은 “위상비교기”, “루프필터”, “전압 제어 발진기”로 이루어져 있습니다.“위상비교기 ... 면 “위상고정회로” 입니다. 즉 위상 변동을 줄이면서 입력주파수 및 위상에 동기화 시키는 회로를 뜻합니다. PLL은 위상 고정을 통해 입력 신호와 출력신호 간의 위상 차이를 줄이 ... 면서 주파수 및 위상 일치를 이끌어내는 시스템입니다. 위상차를 줄이는 이유는 위상차이가 줄어들수록 두 신호의 주파수가 일치하기 때문에 통신이 안정적으로 이루어지기 때문입니다. PLL

리포트 | 6페이지 | 2,500원 | 등록일 2024.11.17

다운로드 장바구니
결과보고서3-디지털통신2-Carrier Acquisition

주파수가 지속적으로 미세하게 변하는데 그에 따라 Carrier Acqusition으로 얻은 캐리어의 주파수도 계속 변하는 것을 확인했다. 즉 PLL 루프가 동작해서 위상차이 ... 이 필요하다. 그래서 추가적인 회로를 구성하거나 다른 방법을 이용해야 한다. 보통 PLL 회로를 활용한다.방법일반적으로 위상 추정에는 NDD(Non-Decision Directed ... ) 접근법과 DD(Decision Directed) 접근법이 있다. NDD 접근법의 대표적인 예가 PLL 및 Costas 루프다. DD 접근법에는 피드백 루프, 최소평균제곱오차, 최대

리포트 | 18페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

]✅ 전압제어 발진기✅ 적분기 회로둘 다 모두 선형적인 식이 나오게 되고 기울기는 저항들에 의해서 결정되게 된다.[실습 06]✅ 위상 제어 루프 (Phase Locked Loop ... )phase detector-> 입력과 출력 파형의 차이를 출력함.충전 방전하면서 위와 같은 빨간색의 output이 나오게 된다.✅ 위상 제어 루프 (Phase Locked Loop ... [실습 02]✅ SMPS – 일정한 직류전압을 부하에 공급해주는 직류 인정화 전원이다.DC/DC converter 이랑 부궤환 제어 회로 PWM으로 구성됨.부궤환 제어 회로

시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)6

아날로그 및 디지털회로설계 실습(실습6 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 6. 위상제어루프(PLL)과제1) 위와 같은 두 펄스가 XOR logic ... , Output의 주파수를 구하시오.PLL은 일정 시간이 지난 후 입력 주파수와 출력 주파수가 같게 된다.input : 5 MHza 노드 : 5 MHzoutput : 5 MHz 이

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비6 위상 제어 루프(PLL)

1.실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.2.실습 준비물부품저항 100 ... .설계실습 계획서3.1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.전압제어 발진기의 출력 위상을 입력 신호의 위상 ... 과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템으로, 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수 고정

리포트 | 9페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서6

하는 역할을 할 것이며, 전체 회로적으로 봤을 때 위상 제어 루프 회로(PPL)는 더 안정적인 출력 그래프를 나타낼 것이다. 결론적으로 C값이 커지면 더욱 안정적인 PPL 출력 ... 되고, 이로 인해 위상 제어 루프 전체 회로의 출력 파형이 불안정하게 출력되는 것을 직접 확인할 수 있다.따라서 예상했던 결과와 일치함을 확인할 수 있다. ... gate가 정상 동작하는 것을 확인할 수 있다.6-3-4 위상 고정 루프 설계그림 6-2의 회로를 Simulation tool (PSpice)로 설계한다. 이때 중요하다고 생각

리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니
위상고정루프를 이용한 낮은 위상 잡음 특성을 갖는 발진기 설계 및 제작 (Design and Fabrication of on Oscillator with Low Phase Noise Characteristic using a Phase Locked Loop)

한국항해항만학회 박창현, 김장구, 최병하

논문 | 7페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서6 위상 제어 루프 PLL

- 위상 고정 (phase Locking) : 입력과 출력의 위상차이, 즉 위상 검출기의 출력이 일정하게고정된 상태를 말한다. 입출력 위상의 차이 ∅1 − ∅2 =

리포트 | 14페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.16

다운로드 장바구니
금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계2) 레포트

>▶ 결론 - 주어진 위상 고정 루프 회로를 ADALM2000을 통해 진행하였습니다. 원하는 파형의 모습이 잘 나오지 않아 여러 번 실험을 진행하여 위와 같은 형태의 주파수 파형 ... 을 나타내었고, 이를 통해 PLL의 주파수 locking 동작을 검증 하였습니다. 결과적으로, 두 신호의 파형의 형태는 동일하거나 비슷하고, 위상만 차이가 있던 것은 대략 2 ... ■ PLL의 상용칩을 이용한 설계1. 8번 /9번 pin들에 연결된 Ro와 Co의 값에 따라 VCO의 발진 주파수의 범위 결정 (본 설계에서 +/- 5V 이용)< 중 략

리포트 | 8페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습6 위상 제어 루프(PLL) 예비보고서

6-1. 실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 등기화(Phase Locking) 원리를 이해한다.6-2. 실습 준비물부품 ... (Function generator): 1대파워서플라이(Power supply) : 1대점퍼선: 다수6-3. 설계실습 계획서6-3-1 위상 제어 루프의 용도이론부의 위상 제어 루프 ... 를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 설명한다.위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압 제어

리포트 | 9페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
판매자 표지

공무원/군무원/공기업 통신직 전공 핵심!! 61개 문답 (이것만이라도 준비해가세요)

입니다.타이밍재생(retiming)은 디지털 신호로부터 클럭을 추출한 후 다시 타이밍 파를 만들어 신호의 위상을 재생하는 것입니다.18. PLL(위상고정루프)- PLL은 위상검출기 ... , 저역통과필터, 전압제어 발진기로 구성되어 있고, 신호의 위상을 흔들리지 않는 정확한 주파수로 고정시켜주는 회로입니다.19. 누화방지책-시험접속, 압신기 등이 있습니다.시험접속 ... 은 전파 지연이 발생합니다.23. 프로토콜 구성 요소-구문 의미 타이밍이 있습니다.구문은 전송하고자 하는 데이터 형식 등을 규정의미는 정확한 전송을 위한 제어 절차타이밍은 데이터

자기소개서 | 6페이지 | 7,000원 | 등록일 2022.09.21

다운로드 장바구니
W-대역 탐지 송수신기용 CMOS 위상 동기 루프 설계 (Design of Phase Locked Loop for W-band Detection Transceiver)

Modulator)으로 구성하였다. 전압 제어 발진기는 낮은 전력소모와 우수한 위상잡음을 위해 LC 전압 제어 발진기를 설계 했고, 고정된 루프의 글리치 레벨을 낮추기 위해 전하펌프에 피드백 ... 본 논문에서는 65nm CMOS 공정으로 W-대역 초소형 레이다에 적용 가능한 분수 분주형 위상 고정루프 주파수 합성기를 설계 및 제작 하였다. 설계한 주파수 합성기는 위상 주파 ... 수 검출기(PFD), 루프 필터, 전압 제어 발진기(VCO), 멀티 모듈러스 분주기(Multi-Modulus Divider), 델타 시그마 변조기(Delta-Sigma

논문 | 8페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
중앙대학교 실험 예비 보고서 (PLL)

과목명담당 교수학과학번실습일예비 보고서 5.1. 실습목적-위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking ... upply)1대함수발생기(Function generator)1대점퍼선다수3. 설계실습 계획서7-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하고 요약,설명하고 실제 사용 ... 을 입력신호의 위상에 고정하게 되면 출력 주파수는 입력신호의 주파수에 고정되게 된다. PLL의 기본 요소로는 위상 검출기, 루프 필터, 가변 발진기가 있다. 주파수합

리포트 | 8페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
위상고정루프 PLL 실험 결과 보고서(3)

를 천천히 증가시켜 PLL이 입력주파수에 고정되는 주파수를 기록한다. 이것이 최저 포착 지점이고 포착지점이 저역통과 필터와 루프이득 조정의 함수관계이다.● 실험 사진-내부 VCO 주파수 ... 은 출력 신호의 주파수를 항상 일정하게 유지하는 주파수 부귀환 회로로서, 입력 및 출력 신호의 위상차를 검출하고 VCO를 제어하여 정확하게 고정시킨 주파수 신호를 발산한다. 주파수 ... 를 잘게 쪼개 분할하는 현대 무선통신에서 주파수의 안정도를 잡아주는 PLL은 매우 중요하고 각종 믹싱과 증폭과정에서 신호를 정확히 처리하기 위해선 VCO부터 주파수를 정확히 출력해야한다. 이 회로는 휴대폰, 무전기의 주파수 제어에 응용되고 있다.

리포트 | 6페이지 | 1,000원 | 등록일 2019.07.29 | 수정일 2023.06.22

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 7장 위상제어루프

아날로그 및 디지털 회로 설계 실습예비 보고서실습 7. 위상 제어 루프(PLL)조7조제출일2016-11-10학번, 이름7-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단 ... 는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL은 위상 검출기, 루프 필터 그리고 ... 한 위상 제어 루프 회로를 구성하여 주파수 동기화 원리를 이해한다.7-2. 실습 준비물부품저항 100Ω3개저항 1KΩ2개저항 5.1kΩ1개저항 10kΩ3개저항 20kΩ3개커패시터

리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
통신공학 프리레포트 10장PLL in FM Generation and Detection 실습보고서

.PLL은 주파수 체배를 위한 편리하고 효과적인 방법이다그림 2는 간단한 주파수 체배기이다.그림 2저주파수 FM 반송파 신호는 위상 비교기에 공급된다. VCO의 출력은 "divide ... -by-N" 계수기에 공급되는데 이것은 VCO의 주파수를 N으로 나누어 위상 비교기에 공급된다. 만일 이 두 신호가 일치하지 않으면 루프는 VCO 주파수와 RF반송파가 일치 ... 변조 신호를 닮게된다. 이 변화하는 전압은 루프가 lock을 유지하도록 vco가 같은 주파수에서 발진하도록 한다.3. 회로 설명1) 주파수 변조기 회로그림 3- PLL

리포트 | 8페이지 | 5,000원 | 등록일 2016.05.18 | 수정일 2021.05.13

다운로드 장바구니

이전10개 1 234 5 다음10개

파워링크

신청하기