"국태용"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

엘리베이터 회로 fsm 보고서 순차회로 전회설 국태용 8비트 병렬 가산기 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"국태용" 검색결과 41-54 / 54건

08 논리회로설계실험 예비보고서(카운터)

논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터어떤 이벤트(event)의 발생을 나타내는 입력 신호를 카운트하고, 그 값을 출력하는 순차회로..

리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
09 논리회로설계실험 결과보고서(fsm)

논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용한 커피 자판기 설계(1) 상태 다이아그램 자판기 상태다이아그램(2) 상태표P.sInputOut..

리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
09 논리회로설계실험 예비보고서(fsm)

논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로의 정상적 동작을 방해할 수 있는 glitch와 chattering에 대해 알아보고 그 방지법에 ..

리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
01 논리회로설계실험 예비보고서(And,or gate)

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 흐름 모델링을 이용한다.2. 예비 이론(1) CPLD, FPGA란?- CPLD(comp..

리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
기본 게이트 설계 예비보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 20논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표AND, NOT, NAND, O..

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
순차회로 설계 - 카운터 예비보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 15논리회로설계 실험 예비보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류..

리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
조합회로 설계 예비보고서

과 목 : 논리회로설계실험과 제 명 : 조합회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 17논리회로설계 실험 예비보고서 #5실험 5. 조합회로 설계1. 실험 목표- ALU의 정의를 이해하고 8가지 기..

리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
순차회로 설계 - 카운터 결과보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류..

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
조합회로 설계 결과보고서

과 목 : 논리회로설계실험과 제 명 : 조합회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 1논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표- ALU의 정의를 이해하고 8가지 기능..

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
반가산기 & 전가산기 예비보고서

과 목 : 논리회로설계실험과 제 명 : 반가산기 & 전가산기담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 27논리회로설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표AND, NOT, NAN..

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
반가산기 & 전가산기 결과보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 3논리회로설계 실험 결과보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표간단한 1비트 2진수 합이 가..

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
병렬 가산기 설계 결과보고서

1. 실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.(2) 결과 분석 - X

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
병렬 가산기 설계 예비보고서

1. 실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.2. 예비 이론 ※ signal과 variable의 차이(1) BCD - 2진화 10진법으로 binary-coded decimal의 약어. 이 코드는 0~..

리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
스텝모터 예비보고서

합니다.과 목 : 논리회로 설계과 제 명 : 스텝모터(예비보고서)담당교수 : 국태용 교수님학 과 : 전자전기공학학 년 : 4학년학 번 : 2002311748이 름 : 이종민제 출 일

리포트 | 6페이지 | 1,000원 | 등록일 2008.03.13

다운로드 장바구니

이전10개 1 23다음10개

파워링크

신청하기