"논리 게이트 예비보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

광운대 전기 실험2 전전 아날로그 nand게이트 광운대학교 전기 플립플롭 회로 and gate 예비 논리게이트 4bit adder 회로 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리 게이트 예비보고서" 검색결과 501-520 / 544건

디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 1장(게이트, 스위치, LED, 로직 프로브) 예비보고서

디지털 회로 실험(1장 예비보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :제 1장 게이트, 스위치, LED, 그리고 로직 프로브1. 목적1) TTL 소자의 패키징 ... 폴러 반도체 기술을 이용하여 만들어지는 포화형 논리회로의 IC이며, 표준의 74 시리즈를 비롯하여 각종의 용도에 쓰이는 패밀리를 증가시켜 다음과 같은 패밀리가 있다.* 74시리즈

리포트 | 6페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

도 Data sheet를 참고하여구성 하였다.②실험 분석실험 2역시 예비 보고서와 강의노트를 통해 미리 예상 했던 결과 값이 나왔다. 실험1과의 차이는NAND GATE를 한 번 더 ... 을 서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 5.래치와 플립플롭(Latcj & Flip- flop)실험 1.예비과제 1에서 구한 R-S latch를 구성한 후 출력을 측정하라.《 R-S Latch의 회로 구성도 》《 R-S

리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(예비레포트)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표digital 논리회로의 하나인 TTL NAND gate의 동작원리를 알아보 ... aturation, reverse-active)되어 출력이 완전히 변할지, 짐작한 결과로부터 보고서의 그림 1(a)/(b)에 Q3가 없는/있는 경우의 입출력관계 특성그래프를 그려 넣고 그 꺾인 ... 고 출력측에 같은 종류의 소자가 몇 개나 부하로 연결될 수 있는지를 나타내는 fan-out의 의미를 이해한다.☞예비보고사항(1) 그림 12.1의 NAND gate에서 입력중 하나

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
논리회로실험-멀티플렉서와 디멀티플렉서 결과 보고서

멀티플렉서와 디멀티플렉서 결과 보고서1. 실험 목적멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.2 ... +5V0004.45V- 실험에 관한 고찰첫 번째 실험은 멀티플렉서에 대한 실험이었다. 상용 MUX가 아닌 논리게이트를 이용하여 4X1 MUX를 구성해보았다. 멀티 플렉서가 여러개 ... - 실험에 관한 고찰이 실험에서는 앞에서의 논리게이트를 이용한 4x1 멀티플렉서의 실험을 완성화된 4X1 MUX인 74153을 이용하여 실험하였다.결과는 1번 실험을 통한 결과

리포트 | 14페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

디지털회로실험예비 보고서(제 10장 플립플롭)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 10장 플립플롭1. 실험 목적 및 기본 개념기억소자로서의 플립플롭 ... 의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 플립플롭의 이론순차 논리 ... 회로(Sequential Logic Circuit)는 입력에 의해서만 출력이 결정되는 조합논리회로(Combinational logic Circuit)와는 달리 입력신호 이외에 현재

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 ... 조사2.1 반가산기(HA : Half Adder)반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
[디지털 실험]디지털 실험

실험10.4-Phase clock 발생기(예비 보고서)■ 목 적1. 비중첩 클럭펄스를 발생시키기 위해 74139의 사용방법을 익힌다.2. 74139를 사용하여 발생된 클럭파형 ... 보아라.4. 과 같은 파형이 나타나도록 의 회로를 변화시키고 측정하라.■ 예비 보고서1. Clock 발생기의 동작원리를 기술하시오.☞ 기본 클럭신호는 타이밍 신호의 시간적 정의 ... 여-`V_PP에 가깝게 충전되고, 이것은 논리 1이 기억되었음을 의미한다. 제 2 상 클럭펄스가 발생할 때Q_4의 게이트에 음전위가 되므로Q_4는 ON 되고Q_5`.`Q_6은 클럭

리포트 | 5페이지 | 1,000원 | 등록일 2006.01.08

다운로드 장바구니
멀티 플렉서와 디멀티 플렉서 디코더와 인코더(사전보고서/예비보고서)

멀티 플렉서와 디멀티 플렉서디코더와 인코더사전보고서/예비보고서과목디지털회로실험목적?디코더와 인코더의 동작 원리를 이해한다.??디코더와 인코더의 특성을 확인하고 부호 변환기의 동작 ... +20=4+1로 2²와 20를 나타내는 2개의 출력 단자에 “1”출력을 발생한다. 7을 입력하면 2²와 2¹와 20 등 3군데에 출력이 나온다. 다이오드메트릭스게이트나 논리회로 ... 하나의 입력신호를 선택하여 출력회로로 내보내 주는 기능의 데이터 선택 논리회로를 말하며, 먹스(Mux, Multiplexer)라고도 한다. 컴퓨터 통신에서 이것을 사용하면, 하나

리포트 | 9페이지 | 1,500원 | 등록일 2007.11.24

다운로드 장바구니
디지털논리회로실습-6장 병렬가산기 및 감산기

디지털회로실험예비 보고서(제 6장 병렬 가산기 및 감산기)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 6장 병렬 가산기 및 감산기1. 실험 목적 및 기본 개념 ... 1908 년대 후반~ULSI(Ultra Large Scale IC)거대규모 IC1000만 개 이상1990 년대~2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 ... 2Difference::2.3 4Bit 2진 병렬 가산/감산기74LS83 2개와 Exclusive-OR 게이트를 이용하여 4Bit 2진 병렬 가산/감산기를 구현 할 수 있다. 이때

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
[논리회로]기본 논리 회로

했고, 예비 보고서의 내용 중 오점 발견.NOR 게이트에서 논리실을 전 : Y = A · B → : A + B 수정해야함. ... 회로를 꾸몄는데, 예비 보고서의 결과와 동떨어진 결과치가 나와 오류를 체크해 보니 NOR GATE(74LS02)의 소자 핀의 위치가 틀린 것을 확인한 후 회로를 수정해서 예비 보고 ... 1. 기본 논리 회로{8 - 1[목적]1. AND, OR, NOR(Inverter), NANDm NOR 게이트(gate)의 기본적인 논리함수를 이해한다.2. 기본 논리회로의 측정

리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
논리회로실험 플립플랍 예비보고서

실험제목: 플립플롭, 레지스터, 계수기(예비보고서)1. 예비조사 및 실험 내용의 이해■ 조합 논리 회로- 출력이 입력에 의해서만 정해지는 회로■ 조합논리회로의 예- 가산기 ... , 디코더, 인코더, 멀티플렉서, 디멀티플렉서■ 순서 논리 회로- 플립플롭(기억회로)과 게이트(조합 논리 회로)들로 구성되며, 출력은 외부 입력과플립플롭의 현재 상태에 의해서 결정 ... 되는 논리 회로1.1 래치(latch)와 플립플롭(flip-flop)■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않

리포트 | 8페이지 | 1,500원 | 등록일 2008.01.14

다운로드 장바구니
[전자회로실험]MOSFET CS Amplifier_예비보고서

전자회로실험II 예비보고서 (MOSFET CS Amplifier)전자정보공학전공 20015110 이준호실험 목적MOSFET 증폭기의 바이어스 방식을 공부 ... 하고, enhancement-mode MOSFET를 이용한 common source (CS) amplifier의 전압이득을 측정한다.실험 이론JFET과 마찬가지로 MOSFET도 드레인 전류 ID가 게이트 ... 된다. Depletion mode MOSFET는 게이트-소오스 간 전압이 0V일 때도 channel이 형성되어 있으므로 드레인 전류가 흐를 수 있으며 threshold voltage

리포트 | 9페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
ENCODER, LANCH & FLIP-FLOP

(논리회로실험)실험 7. ENCODER, LANCH & FLIP-FLOP(예비 보고서)학부 : 전자공학부학번 : 200020325이름 : 류병철**배경이론**1. ENCODER ... 를 의하라.이제 그림 2-1에 나타낸 래치 회로의 동작을 먼저 분석해 보자. 그림 2-1(a)는 NOR 게이트 2개를 사용해 구성된 래치 회로로서, 입력 S, R과 출력 Q, Q ... 하기 위해 먼저 래치 회로는 초기(시간 t0)에 입력 SR=00, 출력 QQ'=01 값을 가지고 있으며, NOR 게이트의 전달지연시간은 Δt 라고 가정하자. 만일 t1 시간에 S

리포트 | 21페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

다운로드 장바구니
[전자전기]CMOS특성및응용실험(예비)

#5. CMOS특성 및 응용실험에 대한 예비보고서1. 목 표BJT트랜지스터를 기본으로 하는 TTL(Transistor-Transistor Logic)소자와 달리 MOSFET ... 로 또 NOR, OR게이트에서는 L 으로 고정하면 남은 입력핀에서 정상적인 논리 동작을 행한다. CMOS에서는 입력핀을 오픈해두면 절대 안 되므로 주의해야 한다. 출력핀은 오픈해두 ... 기 때문에 잡음 여유도(노이즈 마진)이 높다.CMOS소자의 또다른 특징은 게이트 입력단이 절연되어 있어서 정전기에 의하여 파괴되기 쉽다는 것이다. 대부분의 회로에는 이러한 정전기에 대한

리포트 | 6페이지 | 1,000원 | 등록일 2006.06.15

다운로드 장바구니
BASIC GATE 논리회로 실험 (PSPICE 사진 ) AND OR NAND NOR XOR GATE의 TRUTH TABLE및 구성원리

)01195.2mV(L)92.2mV(L)1114.86V(H)4.96V(H)【 TRUTH TABLE OF 3 INPUT AND GATE 】2. 예비보고서에서 구성한 3-INPUT OR ... 과 2법칙은 다음과 같다.? 드모르간의 제 1법칙 : (A+B)' = A'?B'? 드모르간의 제 2법칙 : (A·B)' = A'+B'5. 예비보고서 (4）에서 구성한 XOR gate ... 보고서에서 미리 조사해놓은 open-collector에 대한 개념 이해가 필요하다. 일반적으로 트랜지스터와 트랜지스터를 연결하여 만드는 TTL회로에서 콜렉터를 개방한 회로

리포트 | 13페이지 | 3,000원 | 등록일 2007.09.09

다운로드 장바구니
[공학]adder, subtracter & decoder

논리회로실험예비보고서실험 5. adder, subtracter & decoder1. adder(1) XOR gate(IC7486), AND gate(7408)을 이용하여 반가산기 ... 를 구성하라.(5) 실험 3에서 구한 전가산기를 이용하여 전감산기를 구성하여 위의 문제 (3)에서 구성한 논리 회로와 비교하시오.Carry를 산출하는 게이트에 A의 보수를 적용 ... 으로 받는다. 그리고, 둘째단 반가산기에서 나오는 Carry는 그 전 자리에서 올라온 Carry와 둘째단 반가산기에서 나오는 Carry의 논리합으로 구성된다.(3) 2-bit

리포트 | 12페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

다운로드 장바구니
직렬 병렬 상호 변환

, P3 = 1 0 0 0로 바꾸고 상기의 실험 1, 2를 반복하면서 Qh와 Q1, Q2, Q3, Q4의 값이 어떻게 변하는지 관찰하라.예비보고서 ; ... 레지스터의 논리도가 에 나타나 있다. 2개의 제어입력 즉, 쉬프트와 로드에 대한 입력이 있으며, 레지스터의 각 단계는 D 플립플롭, OR게이트, 그리고 3개의 AND 게이트 ... 와 시기를 결정하게 되는데, 이것은 쉬프트 레지스터 제어가 작동될 때만 클럭 펄스를 통과시켜 주는 AND게이트를 가지고 수행할 수 있다.각 쉬프트 레지스터가 4개의 단계를 갖는다고 가정

리포트 | 6페이지 | 1,000원 | 등록일 2006.11.26

다운로드 장바구니
[공학]실험 8. CMOS-TTL interface

까지의 실험 중에서 가장 어려운 실험이었다. 앞으로는 예비 보고서를 철저히 준비해서 써서 실험시간에 최선을 다해야겠다. ... 실험 8. CMOS-TTL interface결과 보고서 ;1. 실험 1.의 결과를 기입하라.10V 인가시ABC0010.11[V]0109.8[mV]1007.7[mV]10106.7 ... [V]4[V]4.5[V]문제 ;Low Noise Margin(VNL)은 구동되는 측의 논리 “0”에 해당하는 입력 전압 (VIL)과 구동시키는 측의 논리 “0”에 해당하는 출력

리포트 | 5페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
학습지도안(디지틀 공학 실험)

용이나 건전지 구동장치에는, 같은 핀 구성도를 가진 CMOS소자를 사용한다.TTL소자의 특징을 학습자가 실험 전에 미리 예비 보고서 형식으로 인터넷이나 도서관에서 자료등을 찾아 실험 ... 게이트AND, OR, NAND, NOR 게이트의 동작특성을 이해하고, 기본 논리회로를 이해하고 회로의 구성방법과 측정방법을 이해할 수 있다.먼저기본적인 논리게이트 회로의 동작특성 ... 시킬수 있다. 배운 이러한 모든 것들을 종합하여 조합회로와 순차회로의 설계 및 구현능력을 배양할 수 있다.2. 주별 학습단원 및 학습목표학습단원주요학습목표학습전략주요장비시간1.기본논리

리포트 | 7페이지 | 1,500원 | 등록일 2007.01.04

다운로드 장바구니
CH.10 Current-Steering 회로와 Differential Amplifier (예비보고서)

CH.10 Current-Steering 회로와 Differential Amplifier(예비보고서)1. 이론◎ Differential Amplifier차동 증폭기 ... (Differential Amplifier)는 두 입력 신호의 전압차를 증폭하는 회로이다. 연산 증폭기나 Emitter coupled 논리 게이트의 입력단에 주로 쓰인다. 각 입력 단자의 전압 ... 7000 TO-92(Fairchild) 4개DMM : 1개저항 : 가변저항(1MΩ) 4개4. 설계 실습 계획서4.1 Current Steering 회로 설계4.1.1 VDD=VCC

리포트 | 8페이지 | 1,000원 | 등록일 2006.12.01

다운로드 장바구니

이전10개 19 20 21 22 23 24 252627 28 다음10개

파워링크

신청하기