"아주대전자회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로2 설계 전회실 아주대학교 설계3 c측정회로 lossy 미분기 아주대 전자회로2 RC DELAY 2stage op amp

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대전자회로" 검색결과 461-480 / 700건

결과6_선형 레귤레이터 회로

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 11.04.04 (월)과목명: 전자회로실험조교명: 이준석분 반: 월 ... 실험6 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기결과6_선형 레귤레이터 회로.hwpI. 실험 결과1. Series Regulator(1) 그림 6-6의 회로를 결선하라.(2) 제너다이오드

리포트 | 6페이지 | 3,000원 | 등록일 2011.10.06

다운로드 장바구니
전자회로2 - 과제1

할 것을 서약합니다.학 부: 전자공학부제출일: 2014.03.24과목명: 전자회로2교수명: 조 중 열분 반: 월 C 수 C학 번: 200920149성 명: 이 승 목P. 9.24 ... 적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력을 기른다.2. 상호 이해 ... .1) 이 회로의 증폭도를 간단히 설명하시오.- 이 회로는 cascode 회로이다. cascode단에서 전류원 부하의 사용이 증폭기의 전압 이득을 현저히 증가시킨다. 위의 회로

리포트 | 4페이지 | 1,000원 | 등록일 2015.04.07

다운로드 장바구니
결과8_Output Stage

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 11.05.02 (월)과목명: 전자회로실험조교명: 이준석분 반: 월 ... 실험8 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기결과8_Output Stage.hwpI. 실험 결과1) Class-A Output Stage 검증- 회로 구성도그림 8-2 Class-A

리포트 | 5페이지 | 3,000원 | 등록일 2011.10.06

다운로드 장바구니
전자회로실험 실험5 예비

이외의 주파수들은 통과시키지 않게 하는 장치를 일컫는다. 필터 회로는 넓은 분야에 걸쳐 다양하게 응용되고 있다. 통신 분야에서 사용되는 대역통과 필터는 모뎀이나 음성 신호처리 ... 어 많이 사용 되어온 방법은 인덕터와 커패시터,저항을 사용하여 회로를 구성하는 것이다. 이들은 수동소자라고도 불리기 때문에 수동 필터라고도 불리고, 이미 회로이론 과목에서 자세히 공부 ... 한 바 있다. 하지만, 1Hz~1Mhz의 저주파 영역에서는 인덕터 값이 크고, 인덕터 자체가 매우 크기 때문에 회로의 소규모화 및 직접화가 불가능하고, 경제적으로 필터를 제작하는데

리포트 | 6페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
전자회로실험 실험5 결과

차단주파수 계산 >- 2차 저역 통과 필터 회로와 마찬가지로 KCL을 적용하여 식을 구할 수 있다. 구 한 식을 입력과 출력전압에 대한 식으로 정리하면 전달특성 식을 구하게 된다. ... 하게 신호를 차단하지 못했기 때문이다.3. 결과보고서(1) 그림 5-5의 회로에서 100㎑의 주파수에서의 이론적인 전압이득은 얼마인가표 5-2에서 측정한 전압이득과 오차가 생긴 이유 ... 적인 전압이득에 못미치게된다(2) 그림 5-5의 회로에서 이론적인 차단 주파수는 얼마인가? 측정치와 이론치가서로 다른 이유를 설명하라.- 이론적인 차단주파수가 되며, 실험

리포트 | 12페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
아주대학교 기계공학응용실험 A+ 자료 : 결과보고서 Signal filter 실험

수행자 :-공동 수행자 :----형 식/ 10이 론/ 10장 치 및 방 법/ 5결 과 및 토 의/ 25결 론/ 10합 계/ 60비 고아주대학교 기계공학과1. 실험 목적? 센서로 측정 ... } ```이코프.5오실로스코프1) 기능 : 시간 변화에 따른 전압 변화를 관찰하는 장치2) 사양 : 차단 주파수의10배 값 이상을 관찰할 수 있는 오실로스코프.6멀티미터1) 기능 : 전자 ... 한다.? LOW PASS FILTER 실험1) LOW PASS FILTER 구성< 그림 : 로우 패스 필터 회로도 >2)f _{c}의 1/10, 1/5, 1, 5, 10배로 입력주파수

리포트 | 19페이지 | 1,500원 | 등록일 2019.10.12 | 수정일 2019.10.14

다운로드 장바구니
전자회로실험 실험7 예비

목 적- 연산증폭기를 이용한 비교기, 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해한다.2. 이 론- 회로에 대한 간단한 설명이번 실험에 사용되는 회로는 위 ... 와 같다. 일명 함수파 발생기라고 일컫어지는데, 이는 사각파와 삼각파를 모두 얻을 수 있기 때문에 붙여진 이름이다. 회로를 보면 알 수 있듯이, 앞서 배운 슈미트트리거 회로와 적분 ... 기 회로의 결합된 형태임을 알 수 있고, 슈미트 트리거 회로에서 발생된 사각파를 적분하여 삼각파를 구현함을 알 수 있다.사각파의 발생은 정궤환(positive feedback

리포트 | 4페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
C측정회로 설계

1주차 설계설계 1. C 측정회로 설계-설계의 목적연산증폭기를 이용한 비교기, 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해한다.-설계부품1) OP-AMP ... 741C2) 커패시터 : 1uF, 0.22uF, 0.1uF, 0.01uF3) 저항 : 100kΩ, 20kΩ, 10kΩ(3개), 2.2kΩ, 1kΩ-설계 계획1)설계회로1.왼쪽과 같 ... 은 휘트스톤 브리지 회로를 구성한다.ㄱ. R1에 1k, R2에 가변저항, C1에 0.02uF, C2에 미지 의 capacitor C2를 연결한다.ㄴ. 가변저항을 조절하며 회로의 두

리포트 | 8페이지 | 3,900원 | 등록일 2015.05.31 | 수정일 2022.05.23

다운로드 장바구니
OP-AMP-RC FILTER 설계

filter일때와 마찬가지로, 전달함수 식이 로, 실수성분(amplitude의 변화)으로만 구성된 것이 아니라, 허수 성분도 존재하기 때문에 일어난 것이다. 이번 설계는 전자회로2 ... 수업시간에 배웠던 지식을 통해 비교적 쉽게 할 수 있었다. 전자회로 시간에 배웠던 Antoniou inductance가 inductor로 작동하는 것을 확인할 수 있었다. 실험

리포트 | 22페이지 | 1,500원 | 등록일 2011.06.04

다운로드 장바구니
전자회로실험 실험3 예비

목 적- 미분기와 적분기의 동작을 이해한다..이 론1)미분기좌측의 회로는 입력전압을 미분하여 출력단자에 출력하는 기능을 수행한다. 해석을 쉽게 하기 위해 이상적인 연산증폭기라고 ... 된다. 그리고 이 전류는 귀환저항 R을 통해 흘러 출력에 를 제공할 것이다.미분기 회로의 주파수 영역 전달 함수는 C를 로 두고 해석하면 된다. R은 주파수의 영향을 받지 않 ... 하는 회로처럼 작은 저항기 하나를 커패시터에 직렬로 접속함으로써 위에서 언급한 문제를 피할 수 있다.좌측 그래프는 저항을 직렬로 하나 더 연결하기 전의 그래프이면, 우측그래프

리포트 | 5페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
전자회로실험 설계1 결과

1. 목 적- 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분 석하고 설계하는 능력을 기른다.- 커패시터 용량 측정 회로를 설계한다.- 교류 ... 를 사용하여 커패시터를 측정한다. 주파수를 변화하며 측정(구성1) 저항값과 커패시터 값은 R=1kΩ, C=1uF로 고정 후, 회로를 구성한다.주파수를 변경하며 측정한다.500Hz1.5 ... , 회로를 구성한다.5101k1.51k2kRAvC값오차5100.311.03uF-2.73%1k0.151.06uF-6.15%1.5k0.11.06uF-6.15%2k0.080.995uF0.47

리포트 | 5페이지 | 1,500원 | 등록일 2011.06.11

다운로드 장바구니
Frequency response of single stage amplifier

전자회로2 화A금A 201120741 이예진1) Design ProblemA. 주어진 parameter 사양을 만족하고 저주파 전압이득이 40V/V이상이 되도록 증폭단을 설계하시 ... problem위에서 설계한 회로를 simulation을 통하여 확인하시오.A. Simulation 한 spice schematic을 보이고 모든 transistor가 saturation

리포트 | 7페이지 | 3,500원 | 등록일 2015.05.31 | 수정일 2022.05.23

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

실험 10. 예비보고서1.실험목적.-DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다.-주파 ... typeramp typecounter typesuccessive approximation A/D Converter(2) Analog to Digital Converter실험11) 회로 ... 하고 68KΩ 사용 전후를 비교하라.실험21) 실험1 회로의 출력에 아래 비교기 부가2) 1KHz pulse를 single pulse로 바꾸고counter를 0으로 reset. 가변

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험5 'Decoder & Encoder'

실험5. 예비보고서실험목적- 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.- AND gate를 이용하여 Excess-3 Code를 구성하고 10진 입력을 주고 그 결과를 관찰한다.- priority enco..

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

하게 설명하자면 세 비트의 덧셈을 수행하는 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder ... 에 더함으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전 ... 하여 바로 이전 위치의 비트 계산에 빌려 준 받아내림(borrow) 값을 포함하여 두 비트들의 뺄셈을 수행하는 조합 회로이다. 전감산기는 전가산기와 마찬가지로 3개의 입력과 2개

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험7 'Shift Register'

실험7 예비보고서1.실험목적-시프트 레지스터에 대한 동작과 원리를 이해한다.-n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험이론●시프트레지스터-시프트 레지스터는 데이터 저장능력을 가지고있는 n개의 연결된 플립플롭으로써, 클럭 펄스에 따라..

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험9 'RAM'

실험 9. 예비보고서실험목적-반도체 메모리의 기본적인 동작 원리를 알아보고 64비트 기억소자의 동작을 실험을 통해 확인한다.-실험을 통해 RAM을 소자를 이용하여 구성해보고 또한 IC를 이용하여 구성한다.-실험을 통해서 RAM의 동작을 이해한다.2.실험이론●RAM-반도..

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

[예비보고서]1. 실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. 실험이론● logic ... gate에 대해 반복 수행한다.●실험 2(1) 그림과 같이 회로를 구성한 후 input A, B에 대한 output X, Y, Z의 값을 측정하고 진리표를 작성한다.4. 실험 예상 결과 ... 게이트들을 간단하게 회로구성 한 후 입력을 주어 얻는 출력 값을 토대로 진리표를 작성하여 이해하는 실험이다. 또한 Boolean equation와 De Morgan's laws를 이해하고 활용함으로써 복잡한 수식을 보기좋게 나타낼 수 있다.

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서 ... 와 이론적인 결과값이 같을 경우에는 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.●감산기(Subtractor) 실험결과3)반감산기 구성 및 결과 확인(위부터 D ... -0의 결과가 0-1인 것과 달리 0-1의 결과가 1-1인 것으로 보아, 앞의 1은 논리회로 시간에 배웠던 2′s complement로 만든 0-1임을 알 수 있다. 즉, -1이

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

소자로써, 클럭에 따라 입력이 출력에 반영된다.-플리플롭은 1개의 bit 정보를 기억할 수 있는 기억 회로로써, 외부신호가 인가되기전까지 원래 상태를 유지한다.-플리플롭의 종류

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니

이전10개 19 20 21 22 232425 26 27 28 다음10개

파워링크

신청하기