"DataFlow"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로설계 10진 alu 설계 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"DataFlow" 검색결과 21-40 / 111건

디지털설계 실습보고서

downto 0));end ALU;architecture dataflow of ALU isbeginprocess(Sel, A, B, CarryIn)variable Sel0_1

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.28

다운로드 장바구니
디시설, 디지털시스템설계 실습과제 6주차 인하대

문을 사용한 mux부터 살펴보자. output을 reg 형으로 선언하는 것 외에 입출력선언은 structural, dataflow modeling 과 다른 것이 없다.이제 구현부

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
데이터 플로우 응용의 내부/외부 데이터 병렬성을 고려한 다목적 태스크 매핑-스케줄링 기법 (A Multi-Objective Mapping-Scheduling Technique of Data Flow Application Considering Internal/External Data Parallelism)

한국정보과학회 강신행, 하순회

논문 | 5페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
논리회로설계실험 7주차 Flip flop 설계

하였던 Dataflow modeling과 Gate-level modeling은 Sequential Circuit의 특징인 Clock edge에서 동작하는 부분을 설계하는 것이 어려움을 알게 되

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
디시설, 디지털시스템설계 실습과제 11주차 인하대

assign 문을 사용해 dataflow 방식으로 작성해주었다. for문을 사용해서 최하위부터 최상위 비트까지 신호가 만들어지도록 작성했다. 내부의 carry신호도 assign 문

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
VHDL-1-가산기,감산기

Dataflow of Half_Adder isbeginS X=1, Y=0Sum=1, Carry=0이 나왔다.3) 100~150ns -> X=0, Y=1Sum=1, Carry=0이 나왔다.4

Non-Ai HUMAN
| 리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

다운로드 장바구니
부경대 디지털 회로 3장 과제

예제 3-24. 4-비트 리플 캐리 가산기의 계층적 VHDL-- 4-bit Adder: Hierarchical Dataflow/Structural-- (See Figures 3 ... , y : in std_logic;s, c : out std_logic);end half_adder;architecture dataflow_3 of half_adder

Non-Ai HUMAN
| 시험자료 | 13페이지 | 4,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
19년 하반기 SK하이닉스 SolutionSW 직무 최종합격 자기소개서

한 dataflow를 처리하기엔 너무 큰 용량이 필요해서 불가능하다는 결론으로 마무리되었습니다.많은 노력을 기울였지만 성공하지 못해 아쉬웠습니다. 그러나 간단한 dataflow를 처리

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.04.01 | 수정일 2021.04.13

다운로드 장바구니
논리회로설계실험 반가산기 전가산기설계 예비보고서

를 사용한다.실험 내용실험1. 반가산기를 Behavioral modeling, Dataflow modeling, Structural modeling 방식으로 코딩하여 시뮬레이션 결과 ... 를 확인한다.반가산기진리표논리식과 논리회로논리식논리회로소스코드동작적 모델링(Behavioral modeling)자료 흐름 모델링(Dataflow modeling)구조적 모델링

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
제곱근 구하기 조합회로 (시스템) 베릴로그 코드(조합회로와 순차회로)

시스템베릴로그 dataflow level로 코딩된 제곱근 조합회로 및 순차회로 설계 코드 및 테스트벤치 코드

Non-Ai HUMAN
| 리포트 | 7,000원 | 등록일 2017.06.01 | 수정일 2017.06.06

다운로드 장바구니
Verilog-디지털시스템설계

Verilog - 6bit Adder 설계1. Gate-level 방식2. Dataflow 방식1. Gate-level 방식 >> Half_adder1. Gate-level 방식 ... ompile1. Gate-level 방식 >> Simulation2. Dataflow 방식 >> 6bit_Full_adder2. Dataflow 방식 >> Dataflow 6bit ... test bench2. Dataflow 방식 >> compile2. Dataflow 방식 >> SimulationReport< Verilog - 6bit_Adder 설계 >과 목

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2012.03.28

다운로드 장바구니
인하대학교 디지털시스템설계 (verilog) 8 to 1 MUX 설계

1. 과제목적1. dataflow modeling의 3가지 방법으로 MUX를 설계해보고 장단점 분석하기2. 다수비트의 입출력 시스템에 대한 설계를 익히기3. Logic 블록도 및

Non-Ai HUMAN
| 리포트 | 12페이지 | 3,000원 | 등록일 2017.01.06 | 수정일 2018.03.24

다운로드 장바구니
[Flowrian] 전가산기 (Full Adder)의 Verilog 설계 및 시뮬레이션 검증

전가산기 (Full Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링 ... 한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 전가산기의 사양2. Dataflow 형식 전가산기의 Verilog 설계 및 검증3

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2011.10.29

다운로드 장바구니
Design of Excess-3-to-BCD code converter

description의 functional simulation 결과(2) dataflow descriptionDataflow description의 codingDataflow ... , Y, Z를 순서대로 LEDR3, LEDR2, LEDR1, LEDR0에 assign 하였다.Dataflow description 을 사용하여 recompile 하였다.9. timing simulationTiming simulationTiming simulation

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04

다운로드 장바구니
verilog 로 구현한 adder 와 mux 각각의 코딩방법에 따른 비교 [code 포함]

논리회로 또는 vlsi verilog 기초입니다.adder 와 mux 를 dataflow, behavior , gate level 로 구현하였습니다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2010.07.21

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 설계] 2x4 Decoder / 4x1 MUX Behavioral Modeling / D flip-flop

1. 2x4 Decoder① Dataflow Modeling코드컴파일 화면컴파일 후 Warning문장을 포함한 Message 화면총 4가지의 Warning문장이 나오는데 첫 번

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
Full-adder

만 사용하여 Modeling 하는 방법이 있다. 이 방법을 Dataflow Modeling이라고 한다. 이번에는 위에서 사용했던 똑같은 S와 C Function을 Dataflow ... 을 Dataflow Modeling을 사용하여 구현해보았다.그리고는 위의 File을 Simulation하여 다음과 같은 Waveform을 얻었다.위의 Waveform 그래프에서도 carry ... (C1※ Gate-Level Modeling & Dataflow ModelingGate-Level Modeling에서는 각 행의 맨 앞에 and나 or과 같이 연산 Gate를 적

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

(Y,A,B);Verilog 표현 예 1)Behavioral level description(동작적 레벨 표현) 2)Dataflow level description(자료흐름 레벨 ... _func=0; endfunction endmoduleVerilog 표현 예 2)Dataflow level description(자료흐름 레벨 표현) module AND_2(A,B,Y ... 표현 예 2)Dataflow level description(자료흐름 레벨 표현) module AND_OR(A,B,C,Y); input A,B,C; output Y; wire AB

Non-Ai HUMAN
| 리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
아주대 OOO 교수님 논리회로 과제 4비트 9의 보수 회로

_logic );end report1;Architecture dataflow of report1 isbegin Q3

Non-Ai HUMAN
| 리포트 | 14페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
주기억장치(RAM, ROM), memory-mapped I/O와 DMA, 병렬처리 및 파이프라이닝에 대한 자료

pipelining), 데이터 파이프라이닝(data pipelining)등의 기법도 사용되었다. 그리고 이들과 같은 기법 외에도 데이터흐름(dataflow)모델이나 리덕션 머신

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2018.04.08

다운로드 장바구니

이전10개 123 4 5 6 다음10개

파워링크

신청하기