"아주대 논리"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

74HC90 DAC 논리회로실험 논리회로실험 cmos Encoder Decoder 결과 4비트 dac 아주대 논회실 basic gates 아주대 논리회로 아주대학교 DAC

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대 논리" 검색결과 361-380 / 671건

정신간호학실습(행동요법 보고서 3가지)

는 모습임.BM 시행하며 외박 진행 후 퇴원 계획 세우도록 하려 함.실습기관명아주대학교병원실습처지도 교수(인)행동요법 보고서 1행동요법 보고서 2대상자 이름송 0 0치료진10층 동 ... 하였으나 여러 가지 이유를 들어 수행하지는 않음.*일상의 건강한 활동을 유지하기에는 주위의 관심과 격려가 계속 필요 해 보임.실습기관명아주대학교병원실습처 지도 교수(인)행동요법 ... 고 다른 치료에도 협조 합니다.- 퇴원 후 부모님과 함께 지내는 시간(1년)을 줄여달라고 하지 않습니 다.2 - 매일 신문 기사 또는 사설을 요약해서 씁니다. (논리적인 문장과 바

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2020.06.02 | 수정일 2023.04.27

다운로드 장바구니
[예비]실험5. Decoder & Encoder

5. Decoder & Encoder?실험목적1. 디코딩(Decoding)과 인코팅(Encoding)의 코드 변환 동작에 관해 실험하고 동작원리를 이해한다.?실험이론? 디코딩(Decoding)- 디코더는 인코더와 정반대의 기능을 수행하며, n비트의 2진 코드 입력에 의..

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
[결과]실험2. CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성1. 실험과정 및 결과?실험1.- 이번 실험은 Inverter의 입력 및 출력의 특성을 알아보는 실험이었다. 그림과 같이 회로를 구성한 뒤에V _{CC}와V _{IN}을 4.5V로 설정한다. 그 다음 오실로스코프의 출력모드를 X-Y모드로..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
[예비]실험2. CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성?실험목적1. CMOS 회로의 전기적 특성을 이해한다.?실험이론? Logic levels & DC noise margins(논리 소자의 logic ... - Schmitt-trigger inverters는 입력단자에 Schmitt-trigger 기능을 추가한 것이다. Schmitt-trigger는 2개의 논리 값 중 하나로 안정되게 하

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
[결과]실험3. 가산기 & 감산기

하여 반가산기를 구성해보고 A와 B의 입력 값에 따른 출력 값 S와 C를 알아보는 실험이었다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
[예비]실험3. 가산기 & 감산기

의 기본 구조 및 동작원리를 이해한다.?실험이론? 반가산기(Half Adder)- XOR gate는 두 개의 입력이 다를 때 논리 값 1을 출력하고 두 개의 입력이 같으면 0을 출력 ... 하는 특성을 가지고 있다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0을 출력하는 특성을 가지고 있다. 반가산기는 그 특성을 이용

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
[예비]실험10. DAC & ADC converter

10. D/A & A/D converter?실험목적1. D/A와 A/D 변환기 회로의 구성과 동작 원리에 대해 이해한다.?실험이론D/A & A/D converter는 analog 신호를 digital신호 또는 digital 신호를 analog신호로 변환해 주는 회로를 ..

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험2결과 CMOS

있었다. HIGH와 LOW사이의 Abnormal 구간은 Propagation delay가 존재하는 영역으로, 논리값이 정의되지 않는다. 일반적으로 하강시간(t _{f})이 상승시간

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험2예비 CMOS

[실험2] CMOS 회로의 전기적 특성1. 목적- CMOS 회로의 전기적 특성 이해2. 이론- 논리 소자의 logic level 판정 방식V_OHmin - High를 출력할 때 ... - CMOS의 동작 속도(천이 시간-Transition time):논리회로의 출력이 하나의 상태에서 다른 상태로 변하는 데 걸리는 시간을 Transition Time이라 한다. 가장 ... delay:논리게이트로의 입력이 안정되었을 때부터 게이트를 지난 후의 출력이 안정될 때까지 걸리는 시간을 의미한다. Propagation Delay는 주변온도, 미세 공급전압

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

VHDL 이용한 STOPWATCH 설계 과제1.설계 목적-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.2.설계과정≪ VHDL 소스코드를 계층 구조로 표현하기 위한 블록도 구상도 ≫VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤..

Non-Ai HUMAN
| 리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

다운로드 장바구니
실험4예비 MUX&DMX

한다.2. 이론MUX는 디지털통신의 다중화장치인 Multiplexer의 약자로, 여러 입력 신호 중 선택제어 신호에 의해 어느 하나의 입력신호를 출력신호에 전달하는 데이터 선택 논리

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험1결과 Basic Gates

3개 출력 모두 HIGH를 가지는 (1 1 1) 결과를 보였다.종합)결선도를 그린 대로 차분히 각 논리 게이트를 연결시키니 도선 연결이 꼬여 실수하는 경우는 없었다. 다만

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험4결과 MUX&DMX

결과가 같아짐을 짐작할 수 있다.실험에서 만든 Demultiplexer는 4X1인 단순한 형태이다. 단순 논리 소자를 이용한 회로와 IC를 사용한 결과 모두 예상과 들어맞았다.3 ... X1 Multiplexer와 1X4 Demultiplexer를 구성하는 것에 착안, 두 논리 회로를 breadboard에 따로 구성한 후, 같은 Select signal을 줄 수

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험1예비 Basic Gates

gate: 논리 연산을 수행할 수 있는 회로로써, NOT, OR, AND, XOR 등의 논리 연산을 수행한다.- Logic value: L(Low)값과 H(High)값으로 구분 ... HC11, 74HC32, 74HC86 총 8종류를 사용한다.IC핀 구조 맵논리 게이트 구조진리표74HC00(NAND)74HC02(NOR)74HC04(NOT)74HC05(open

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
실험9결과 DAC&ADC

or 접속이라고 한다. 단 하나의 풀업저항만 있어도 상관 없으며, 이는 실험 노트에 제시된 회로에서 확인할 수 있다.두 IC의 이러한 장/단점을 잘 살리기 위해 7404는 논리 회로

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
실험8예비 Counter

[실험8] Counter1. 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해한다.- 카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.- 카운터..

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
실험9예비 DAC&ADC

[실험9] D/A & A/D converter1. 목적- D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.- DAC 회로에서는 저항의 크기와 개수가 회로의 성능을 좌우한다. 구체적으로 어떤 방식으로 동작하는지, 각 저항의 크기 사이..

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
실험5예비_DEC&ENC

진수나 BCD와 같은 코드로 변환해 주는 조합논리회로이다. 인코더는 2n개의 입력과 n개의 출력을 갖고 있으며, 출력은 입력값에 대응하는 2진 코드를 생성한다. 이러한 Encoder ... 며, 10진수를 2진수로 변환하는 기능이라고 할 수 있다.2) 디코더디코더는 n비트의 2진코드를 최대 2n개의 서로 다른 정보로 바꾸어 주는 조합논리회로이다. 일반적으로 입력 n개, 출력 ... 있다. 모든 부울함수는 최소항의 합으로 표현되므로, 디코더를 이용하여 부울함수를 구현할 수 있다. 이러한 방법을 이용하면 n개의 입력과 m개의 출력을 가진 조합 논리회로를 nX2n

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
실험6예비 Latch&FF

는 능력을 부여함으로써 엄청난 성능 향상을 불러왔다. 일상 생활에서의 예를 찾아 적용해본다.2. 이론1) Latch하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. 시간

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
실험8결과 Counter

[실험8] CounterCLKAA'BB'A'B'AB'A'B'AB1. 실험 결과실험 1) 2단 2진 CounterJ-K F/F을 가지고 있는 74HC76 IC 2개를 연결하여 비동기 Counter를 구성하였다. 2진 카운터 2개를 묶었기 때문에 2단 2진 카운터이다. A..

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기