• AI글쓰기 2.1 업데이트
  • 통합검색(449)
  • 리포트(440)
  • 자기소개서(8)
  • 시험자료(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"중앙대학교 전기회로설계및실습" 검색결과 321-340 / 449건

  • [A+]중앙대 아날로그및디지털회로설계실습 과제 SMPS(Switching Mode Power Supply) (3주차)
    아날로그 및 디지털 회로설계실습3주차 SMPS(Switching Mode Power Supply) 과제1. 1)1. 2)1. 3)2.NMOS switch가 ON일 때NMOS switch가 OFF일 때
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
  • 판매자 표지 자료 표지
    아날로그및디지털회로설계실습_4bit-Adder_결과보고서
    9-4. 설계실습 내용 및 분석9-4-3 설계한 전가산기 회로의 구현 (2-비트 전가산기 회로)설계실습계획서에서 그린 2-Bit 전가산기 회로를 스위치와 LED를 추가하여 설계 ... 및 구현한다. 4가지 다른 입력 값에 대해 구현된 회로의 입력 단자와 출력 단자의 동작을 LED로 확인한다.
    리포트 | 12페이지 | 1,000원 | 등록일 2023.04.01
  • [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)
    아날로그 및 디지털 회로설계실습15주차 동기순서 논리회로 (Stopwatch 설계) 과제05분반 20161163 박성은1.- 16진 동기 카운터 회로도- 10진 동기 카운터 회로
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 과제 논리함수와 게이트 (10주차)
    아날로그 및 디지털 회로설계실습10주차 논리함수와 게이트 과제1.NAND 게이트 소자만을 이용하여 만든 XOR 게이트 등가회로: 진리표입력A입력B출력Y*************.4 ... X2 인코더 회로도 : 4개의 입력으로 2개의 출력: 진리표입력0입력1입력2입력3출력A출력B100000010001001010000111
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
  • 7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.28(목)분반, 조**분반, *조학번 ... board)파워서플라이 (Power supply)함수발생기 (Function generator)점퍼선1대1개1대1대다수4. 실습 계획서1. XNOR 게이트 설계 및 특성 분석(A ... , OR, NOT 게이트로 XNOR의 회로도를 설계한다.DigStim1 소자를 사용하여 10ms 마다 In1 과 In2 가 각각 00, 01, 10, 11 이 되도록 설정해주었다. 이때
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03
  • 12. Stopwatch 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.12.02(목)분반, 조**분반 ... , *조학번2*******이름***1. 실습을 위한 이론적 배경:Stopwatch 설계를 위해 높은 사양의 stopwatch 제작 이전에 부분 회로(sub-system)를 하나씩 완성 ... 하여 Stopwatch 회로를 구성하고 74HC192 의 TCU 의 출력을 다른 74HC192 의 입력에 연결하며 여러 자리수의 Stopwatch 회로설계할 수 있다.참고 자료 : 실습 교재
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
  • A+ 중앙대 아날로그및디지털회로설계실습(결과)4. 신호 발생기
    (보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 44-45 ... 을 변화를 시키고, 다이오드를 추가하며 소자의 값을 조절하여 원하는 주파수와 크기를 설정하여 왜곡을 줄일 수 있다.2. 실험결과4-4. 설계 실습 내용 및 분석4-4-1 설계 ... 다.다이오드를 추가시키자 왜곡이 감소한 안정된 출력이 발생하였다. 발진주파수의 최대치 1.96kHz이다.4-5-2 설계 사양에 따라 설계실습계획서에서 설계회로가 실제 구현
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10
  • 중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 12. 수동소자의 고주파 특성 측정 방법의 설계
    하였다. 또한 Cursor 기능을 통해 위상차를 측정할 때도 마찬가지로 값이미세하게 변하고, 정확히 0V의 값을 측정하기가 힘들어 오차가 발생하였다.4. 참조· 전기회로 설계실습 책 – 중앙대학교 전자전기공학부· 전기회로 설계 실습 14주차 온라인 강의 ... 전기회로 설계실습 결과보고서설계실습 12. 수동소자의 고주파 특성측정 방법의 설계1. 서론저항, 커패시터, 인덕터의 고주파 특성을 측정하는 회로설계하고 실험을 통하여 등가회로 ... 확인2. 설계 실습 결과2.1 RC회로의 주파수 응답실험을 시작하기에 앞서, DMM으로 사용할 소자들의 값을 측정하였다.10kΩ 가변저항10.3kΩ10mH 인덕터 저항 측정값27
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2021.10.31
  • 중앙대학교 전자회로설계실습 Oscillator 설계
    의 의 2.065배이다.위의 관계식에 이 증가할 경우 T1, T2는 의 증가에 비례하여 증가하였다.이 때 VTH, VTL 의 절댓값은 거의 변화하지 않았다.참고문헌전자회로 설계실습. 중앙대학교 전자전기공학부, 2019. pp. 89-92 ... 설계실습 10. Oscillator 설계[13주차 과제]1. 목적OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념 ... 을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습한다.2. 준비물 및 유의사항DC Power Supply(2channel) : 1대Digital
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2020.11.11
  • 11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.25(목)분반, 조**분반, *조학번2 ... 은 실험에서 클럭 신호의 역할을 하기 위해 사용되는 스위치에 대해 확인해보자.스위치는 디지털 회로 제작 시 전원 및 작동을 위해 다양한 종류가 사용된다. 그중 전원용도로는 주로 토글 ... : 실습 교재 이론부, Digital Design 4 Ed.2. 실습 목적- JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
  • 6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습 -실습 6 예비보고서- 위상 제어 루프(PLL) 소속 중앙대학교 전자전기공학부 담당 교수님 *** 교수님 제출일 2021.10.14(목) 분반 ... , 조 **분반, *조 학번 2******* 이름 *** 1. 실습을 위한 이론적 배경: 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호 ... 검출기의 파형은 일정한 형태를 가지며 루프 필터를 통과한 전압도 고정되어 결국 위상이 고정된다. PLL 의 위상을 고정시키거나 변화시키는 특성으로 인해 디지털/아날로그 회로
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03
  • 중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 5. Oscilloscope와 Function Generator 사용법
    ategoryId=32847" https://terms.naver.com/entry.nhn?docId=3472996&cid=40942&categoryId=32847중앙대학교 전자전기공학부 전기회로 설계실습 자료 (이론) ... 전기회로 설계실습 결과보고서설계실습 5. Oscilloscope와 Function Generator 사용법1. Oscilloscope오실로스코프는 진동을 의미 ... 하는 “Oscillation”과 보는 기기를 의미하는 “Scope”, 두 단어가 합쳐져서 진동하는 것을 보는 기기를 의미한다. 오실로스코프는 시간의 변화에 따른 전기 신호의 변화를 표시하며 x축
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.03
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계
    아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0 ... )에 대한 2-level AND-OR 로직 회로(D)위의 회로를 XOR gate를 이용하여 간소화한 회로(E)위에서 구한 XOR gate를 사용해 간소화한 회로를 참고하여 만든 2-bit 전가산기 회로
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서8 래치와 플립플롭
    아날로그및디지털회로설계실습 05분반 10주차 예비보고서설계실습 8. 래치와 플립플롭8-3-1 (A)- RS래치의 진리표그림 8-1SRQ00HoldHold010110101100그림
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서5 전압제어 발진기
    아날로그및디지털회로설계실습 05분반 6주차 예비보고서설계실습 5. 전압제어 발진기5-3-1 (A)실습에 사용할 소자인 IC UA741 Op amp의 data sheet를 참고해서 ... 실제 실습에 사용할 input voltage, offset voltage, input offset current, input resistance 등 여러 입력값이 data ... sheet의 범위 안에서 동작하여 소자가 정상적으로 잘 동작하는지 확인한다.(B)- 슈미트 회로도- 출력 파형 (자주색 파형 : 입력파형 / 청록색 파형 : 출력 파형)(C)5-3-2
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서3 스텝 모터 구동기
    아날로그및디지털회로설계실습 05분반 3주차 예비보고서설계실습 3. 스텝 모터 구동기3-3-1- 1상 여자 방식- 2상 여자 방식- 1-2상 여자 방식3-3-2- 74HC194
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서11 카운터 설계
    아날로그및디지털회로설계실습 05분반 13주차 예비보고서설계실습 11. 카운터 설계11-3-1- 4진 비동기 카운터 회로도- 파형Q1신호의 주파수 = 1/T1 = 1/2us = 0 ... .5MHz , Q2신호의 주파수 = 1/T2 = 1/4us = 0.25MHz11-3-2- 8진 비동기 카운터 회로도: CLK 입력을 switch로 설정하였고 변화하는 파형을 관찰 ... 가 바뀌도록 하였다.11-3-3- 10진 비동기 카운터 회로도: CLK 입력을 switch로 설정하였고 변화하는 파형을 관찰하기 위해 임의의 시간을 설정하였다. 출력부분에는 LED
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서10 7-segment / Decoder 회로 설계
    아날로그및디지털회로설계실습 05분반 12주차 예비보고서설계실습 10. 7-segment / Decoder 회로 설계10-3-1- 7-segment/Decoder (74LS47 ... ABCD0001111000100101000011001010001010-3-3- Decoder와 7-segment를 이용한 7-segment 구동 회로
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서7 논리함수와 게이트
    아날로그및디지털회로설계실습 05분반 9주차 예비보고서설계실습 7. 논리함수와 게이트7-3-1 (A)- NAND의 기능을 갖는 회로도입력1입력2출력001011101110- NOR ... 의 기능을 갖는 회로도입력1입력2출력001010100-110- XOR의 기능을 갖는 회로도입력1입력2출력000011101110- XNOR의 기능을 갖는 회로도입력1입력2출력 ... 로 변화시킬 때회로도파형 (자주색 파형 : 값을 변화시킨 입력, 청록색 파형 : 출력): 입력전압을 5V에서 점점 감소시키니 3.6V 부근에서 출력이 0에서 약 2.4V가 되었고 입력
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서6 위상 제어 루프(PLL)
    아날로그및디지털회로설계실습 05분반 7주차 예비보고서설계실습 6. 위상 제어 루프(PLL)6-3-1위상 제어 루프(Phase Locked Loops)는 전압제어 발진기의 출력 ... 의 전기적 특성(saturation에서 전압 조건, 응답 속도 등)6-3-3- 회로도: V1, V2에 pulse 신호를 인가하였다. 위상은 pspice의 vpulse에서 신호 ... 주파 대역 신호만 남아 PLL 회로는 이전보다 더 안정적이게 동작할 것이다.(B)- C가 10nF일 때 파형: 설계조건대로 값을 설정했을 때의 파형이며 이 그래프를 기준으로 cut
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2021.10.09
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 05일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:27 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감