"중앙대학교 전기회로설계및실습"의 검색결과 입니다.

통합검색(449)
리포트(440)
자기소개서(8)
시험자료(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

중앙대학교 전기회로 인덕터 및 RL 회로 인덕터와 RL회로 축전기회로실험 smps 중앙대 RLC 과도응답

판매자 표지는 다운로드시 포함되지 않습니다.

"중앙대학교 전기회로설계및실습" 검색결과 241-260 / 449건

[A+]아날로그및디지털회로설계실습 7장 결과보고서

위와 같이 AND, OR, NOT 게이트 여러 개를 조합하여 NAND, NOR, XOR, XNOR를 구현할 수 있으며 각 논리 함수의 진리표도 확인할 수 있다. 본 실험에서 디지털 신호 HIGH는 5V로, LOW는 0V로 설정하여 구분하였다. 동시에 각 게이트에 넣는 ..

리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 10장 결과보고서

전자회로 설계실습설계실습 10. 7-segment / Decoder 회로 설계4조 결과보고서1. 서론7segment LED는 숫자를 표시하는 7개의 LED와 소수점을 나타내는 1 ... 있어 7-segamet의 type이 anode common type임을 확인하였다.2) 7-Segment 구동 회로 설계설계 실습 계획서 10-3-3에서 그린 7-Segment ... 하였다.위 실험은 이러한 정보를 바탕으로 7segment LED와 decoder을 이해하고 회로를 설계한다.2. 실험 결과1) 7-Segment 특성 확인주어진 7-Segment

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 8장 결과보고서

(A) RS 래치 그림 11-1은 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, RS 래치라고 불리는 기본 기억소자장치이다.입력 R이 1일 때 ... 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하 게 된다. 위와 같이 두 개의 NOR 게이트로 이루어진 회로를 RS 래치라 부른다.(B) RS 래치의 타이밍 특성 출력 Q는 동시 ... 이 edgetriggered 플립플롭이다. Edge-triggered 플립플롭들은 게이트 상호 간의 작은 시간딜레이(delay) 차이를 이용하거나 다소 복잡한 회로를 구성하여 클록 신호가 바뀌는 동안

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 1장 결과 보고서

전자회로 설계실습설계실습 1. 초전형(Pyroelectric) 적외선 센서요약: 초전형 적외선 센서, LED, Op-Amp의 원리를 이해하기 위해 회로를 설계, 제작하였다. 실험 ... 므로 High Pass Filter를 연결하여 노이즈 성분을 줄이는 회로를 설계한다.이 실험을 통해서 초전형 적외선 센서, 증폭기, HPF, LPF의 동작 원리와 그 특성에 대해서 ... 알아볼 수 있다.2. 실험 결과아래 실험에서 사용한 저항은 다음과 같다.2.1 실험계획서에 구성된 회로를 설계하고, 초전형 적외선 센서의 단자를 주의하여 연결하시오. (Op-Amp

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 2장 결과보고서

SMPS는 일정한 직류 출력 전압을 부하에 공급해주는 직류 안정화 전원으로, PWM 제어회로를 이용한다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 ... onverter, Boost converter을 구성하고 SMPS의 동작 원리에맞게 출력되는지 확인해보도록 한다.2. 실험 결과2-4-1 PWM 제어회로예비보고서에 작성한 것과 같이 위 설계도 ... 와 같이 회로도를 구성하였다. 각주에 표시된 것과 같이 회로도의 1번 저항은 5.08kΩ, 2번은 9.94Ω, 3번은 1.28kΩ 값의 저항으로 실험을 진행하였다. 실험은 출력전압이 0~10V로 12.5kHz로 스위칭하는 동작을 목표로 하였다.

리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 5장 결과보고서

amplifier) 를 이용한 적분기 구조의 Relaxation 타입 전압제어 발진기를 실습한다. 이 발진기는 적분회로에 인가 되 는 입력 전압의 크기에 따라서 출력전압이 일정한 값 ... 에 도달하는 시간이 변하는 것을 이용하여 출력 주파수를 제어하는 구조이다. 회로는 OP amp를 이용한 적분기와 스위치 역할을 하는 BJT 그리고 비교기 로 사용될 슈미트회로 ... 로 구성된다. 본 실험에서 그림 3의 적분회로를 응용한 전압제어 발진기 회로를 구성하여 제어 전압 Vc를 0.5V단위로 하여 0.5V부터 4.5V까지 변화시키며 Oscilloscope

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 스톱워치 설계 stopwatch 과제 15주차

아날로그 및 디지털회로 설계 실습15주차 과제: 스톱워치 설계1. 16진 카운터를 이용하여 10진 카운터를 만드는 방법을 간단히 설명하시오.(CLR pin이 CLK의 영향을 받

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 switching mode power supply SMPS 과제 3주차

아날로그 및 디지털회로 설계 실습3주차 과제: Switching Mode Power Supply (SMPS)문제 11. 위의 회로에서 가변저항 값이6(k OMEGA )일 때, 시 ... }} over {dt}#THEREFORE RC {dV _{c} (t)} over {dt} +V _{c} (t)=V _{ref}3. 회로의 평균 출력 전압V _{avg} =V일 때 duty ... ratio를 구하시오.최대전압을V _{out`}이라 하면VT=V _{out} DT#THEREFORE D= {V} over {V _{out}}문제 2위의 회로에 대해 NMOS

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 신호발생기 과제 6주차

아날로그 및 디지털회로 설계 실습6주차 과제: 신호발생기1. UA741CN, 1N4001 datasheet를 참고하여 문제에 답하시오.- UA741CN의T _{amb} =+25 ... impedenceZ _{out}을 구하시오.모든 독립전압 전류원을 각각 open, short 시키고,V _{+} 부분에V _{test}를 인가하면 아래 와 같이 회로를 그릴 수 있

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와 게이트 과제 10주차

아날로그 및 디지털회로 설계 실습10주차 과제: 논리함수와 게이트1. NAND 게이트 소자만을 이용하여 XOR 게이트의 등가회로를 구성하시오.Y= bar{bar{bar{A} B ... . 4 x 2 인코더를 설계하시오(Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)4 x 2 인코더Y _{1}(이진수 두 ... 를 설계해 보자피스파이스를 통해I _{3} ,`I _{2} ,`I _{1} ,`I _{0} 중 하나가 HIGH이고 나머지는 LOW 인 경우Y _{1} ,`Y _{0}이 어떻게 변하

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 전압 제어 발진기 과제 7주차

아날로그 및 디지털회로 설계 실습7주차 과제: 전압 제어 발진기전압 제어 발진기 실험 회로도1. 실험 계획서와 실험 결과를 참고하여 문제에 답하시오.-V _{C}가 큰 영역 ... . 슈미트 회로에 대한 이론을 참고하여 문제에 답하시오.- 쌍안정 회로란 무엇인가?쌍안정 회로 : 전기적으로 서로 다른 두 개의 안정한 상태(Set, Reset)가 존재한다. 전기 ... 적 자극에 의해 하나의 안정 상태에서 또 다른 안정 상태로 변하는 회로이다.- 쌍안정 회로 중 1비트 저장 소자의 종류 2가지와 각 소자에 대한 특징을 간단히 정리 하시오.래치

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 초전형 적외선 센서 과제 2주차

아날로그 및 디지털회로 설계 실습2주차 : 초전형(Pyroelectric) 적외선 센서1. UA741CP의 datasheet를 참고해서 아래 문제에 답하시오.(1 ... +100} over {-100} RIGHT | TIMES 100(%)#````````````````` APPROX 0.05(%)2. 의 low-pass filter 회로에 대해f

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 위상 제어 루프 Phase Locking Loop PLL 과제 9주차

아날로그 및 디지털회로 설계 실습9주차 과제: 위상 제어 루프1.1) 위와 같은 두 펄스가 XOR logic Phase Detector에 입력되었을 때의 출력을 그리시오. (두 ... 그림은 손으로 그린 그림이다.보다 더 정확히 하기 위해 피스파이스로 회로를 구성해서 시뮬레이션을 돌렸다.커패시터의 용량이 충전되는 양보다 크다면 위 그래프들에서처럼 펄스파를 다 ... 따라가지 못하고, 충/방전을 계속해서 톱니모양의 출력이 나오게 된다.2.1) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MHz, Output 주파수: 3

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터 설계 과제 14주차

아날로그 및 디지털회로 설계 실습14주차 과제: 카운터 설계1. RS-Latch를 이용한 Chattering 방지회로를 설계하고 그 원리를 설명하시오.nand gate를 이용 ... 유지된다.위 회로에서 R입력에 접촉된 스위치가 S입력에 접촉되는 과정을 하나씩 보자.과정을 보기 전에 S입력이 들어가는 NAND gate를 S Nand, R입력이 들어가

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 7-segment Decoder 회로 설계 과제 13주차

아날로그 및 디지털회로 설계 실습13주차 과제: 7-segment / Decoder 회로 설계1. 7-segment LED의 특성을 확인하였을 때, Common Cathode

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 래치와 플립플롭 과제 11주차

아날로그 및 디지털회로 설계 실습11주차 과제: 래치와 플립플롭1. 설계 실습 영상의 edge-triggered 플립플롭의 타이밍 차트를 완성하시오. (Hint ... : Positive edge-triggered)조교님의 실습영상에 나오는 SR latch, flipflop은 모두 NAND 게이트를 이용하였다.NAND 게이트 기반의 SR latch는 NOR

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.06.28

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 11장 결과보고서

요약: dual JK Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들고 그 원리를 이해한다.1. 서론Dual JK Flip Flop 소자인 74HC73 ... 며 이것을 ‘분주회로’의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 ... 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.반면 동기 카운터는, 모든 FF가 동일한 clk 신호를 공유한다. 하나의 clk signal을 공유하기 때 문에 앞선 비동기

리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 6장 결과보고서

전자회로 설계실습설계실습 6. 위상 제어 루프(PLL)4조 결과보고서요약: 위상 제어 루프를 설계하고 출력신호가 입력신호와 같아지는지 특성을 확인하였다. function ... 그림 \* ARABIC 5 Pspice로 설계한 회로서론의 [그림 1]과 같이 위상검출기 – RC 루프필터 – Vco로 피드백 회로를 설계하였다.출력파형은 5.361Vpp, 1 ... 출력 위상의 차이 로 주파수의 차이는 이 되므로 위상 고정이 되었다는 것은 입력과 출력 주파수가 같아진다는 것을 말한다.(B) PLL 회로위상제어루프 회로는 1. 위상 검출기, 2

리포트 | 19페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계

(A) 12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.[그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 ... [V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감