"디지털 회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털 회로실험" 검색결과 281-300 / 8,883건

[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험19) 디지털 시계 설계

《 실험19 예비 보고서 》조제출일학과/학년학번이름1) 에서 빠진 코드를 채워라.? 코드2) , , , , 그리고 의 동작을 이해하고, Quartus Ⅱ을 이용하여 시뮬레이션

리포트 | 8페이지 | 3,000원 | 등록일 2014.10.21 | 수정일 2016.06.15

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 10장. 멀티플렉서와 디멀티플렉서 예비레포트

논리회로실험 A반예비10장멀티플렉서와 디멀티플렉서8조이름학번실험일15.04.21제출일15.04.211. 이 장의 실험 목적에 대하여 기술하시오.- 멀티플렉서와 디멀티플렉서의 구조 ... 와 동작 원리를 이해한다.- 멀티플렉서 및 디멀티플렉서의 종류와 회로에 대해 이해한다.- 멀티플렉서 및 디멀티플렉서의 응용회로에 대해 알아본다.2. 멀티플렉서 및 디멀티 플렉서 ... x1 멀티플렉서 -SY0I01I1(a)회로도 (b)심벌 (c)진리표입력 2개는 I0, I1 이고 선택선은 S, 출력은 Y이다. 진리표에 나타낸 바와 같이 선택선 S=0이면 출력 Y

리포트 | 4페이지 | 10,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 16장. 동기식 카운터 예비레포트

논리회로실험 A반예비 레포트16장동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 카운터의 회로구성과 동작원리 ... 동기식 다운카운터 회로도를 나타내었다.클록이 발생할 때마다 카운터 값은 감소하게 된다. 업 카운터와 다른 점은 이전 단의 출력을 이용하여 AND 게이트와 연결된다는 점이다. 동기식

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
디지털실험 결과보고서 실험 4. 엔코더와 디코더 회로

디지털실험 결과보고서실험 4. 엔코더와 디코더 회로실험 결과실험 1. 2입력 디코더의 회로를 구성하고 출력의 논리식을 AB로 나타내어라.실험 1의 회로이다. 아래쪽에 2개의 입력 ... 하라.실험 2번의 회로와 결과 0. 입력에 0을 줬을 때의 결과이다. 출력의 알파벳을 맞춰줘야 제대로 된 결과가 나온다.(책에는 f-a이런식으로 이어져 있다.) 7세그먼트의 고장 ... +A barBC그리고 7447소자의 입출력 진리표와 결과를 바탕으로 작성한 논리식이다. 생각이 미치지 못해 1001이상의 입력은 실험하지 않았지만 만약 무관항 이라면 이번 설계

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털회로실험 프로젝트(D-Day 계산 Calender)

디지털 회로실험Final Project‘D-day Calendar’목차1. 설계 목표 및 조건2. 설계 과정3. 블록 별 기능4. State machine(상태표)5. 동작표6

리포트 | 19페이지 | 5,000원 | 등록일 2014.05.03 | 수정일 2015.08.14

다운로드 장바구니
디지털회로실험 06장. 2진 비교기

06장. 2진 비교기목차●실험목적●이론●실험방법●실험데이터●실험순서 및 고찰사항●검토 및 고찰실험목적1. X-NOR 및 AND와 74LS85IC로 구성되는 디지털 비교기의 동작 ... 원리를 익힌다.실험이론1. X-NOR 게이트를 사용하여 2진수 A와 B의 크기를 비교할 수 있는데 이와 같은 회로를 2진 비교기라고 부른다. 2진 비교기는 X-NOR의 회로를 이용 ... 다.실험 방법1. 74LS85 핀접속도를 참고로 하여, 4비트 2진 데이터를 입력하여 비교 결과를 표 6-3에 기입하라.2. 2자리 4비트 2진 비교기 회로에서 아래에 주어진 A

리포트 | 4페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
부경대 디지털회로실험 텀프로젝트(5진 동기식 업 카운터)

디지털회로실험텀 프로젝트 보고서[J-K 플립플롭을 이용한 동기식 카운터의 7-세그먼트 출력]조 :분 반:학 과:전자공학과학 번:이 름:담 당 교 수:1. 이론1.1 J-K 플립 ... 의 플립-플롭에 클럭 펄스를 별도로 공급하는 병렬형으로 구성되어 고속 동작이 가능하나 이에 따른 부가회로가 상대적으로 복잡하다.2. 실험 부품74HC08(Quad 2-input ... 플롭R-S 플립플롭에서 S=1, R=1인 경우 불능 상태가 되는 것을 해결한 논리회로다. J는 S(set)에, K는 R(reset)에 대응하는 입력으로 J와 K의 입력이 동시에 1이

시험자료 | 5페이지 | 1,500원 | 등록일 2015.09.19 | 수정일 2019.06.10

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... 하여 1의 보수와 2의 보수의 결과를 볼수 있었으나 , 회로를 구성하는데 있어서 복잡한 배선의 문제 때문에 결과값을 구하는데 어려움이 있었다.실험을 통하여 1의보수와 2의보수를 직접 눈 ... 으로 확인 할 수 있었고 무엇보다 조원의 팀웍이 필요했던 실험 이였다.보수회로에서 발생할 수 있는 4가지의 문제점을 가지고 가능한 원인을 생각해 봄으로써 , 회로를 구성하는데 어디

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... -latch? 실험목적 : Level-Sensitive D-latch를 Behavior 방식으로 구현할 수 있다.? 실험내용(1) SummaryFigure 4 shows the ... to verify its correct operation.(3) CodeFigure 5에 구현된 회로를 그대로 구현. D_latch의 코드는 part2에서 구현된 것과 동일

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털로직실험 8장 논리 회로 간소화

실험8논리회로 간소화● 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현하는 회로 ... 구성 밑 테스트.□ 회로 내의 ‘결함’에 대한 영향 예측● 사용 부품7400 NAND게이트LED저항:330Ω 1개, 1.0㏀ 4개4조 DIP스위치 1개● 실험 순서BCD 무효코드 ... 한다. 그림 8-4의 회로는 실험 순서 3의 표현식을 구현한 회로이긴 하지만, 출력은 전류를 유출(source)이 아닌 유입(sink)하기 위하여 반전되어 있다.5. 그림 8-4의 회로

리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
기초 회로 실험 보고서 7장(예비)-디지털게이트의전기적특성

5. 예비보고서실험일시실험조(09조)공동 실험자공동 실험자학번성명학번성명학번성명그림7-9. 논리 회로1) 그림7-9와 같이 논리 회로를 구성하였다. 소자 A와 B의 VOH

리포트 | 1페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
기초 회로 실험 보고서 7장(결과)-디지털게이트의전기적특성

6. 결과 보고서※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.실험일시실 험 조 (09조)공동 실험자공동 실험자학번성명학번성명학번성명1) VIL, VIH, VOL ... .892 VNML = 0.517 V3) Y와 Y'에 흐르는 전류값 = 12μA* 검토 및 토의 사항이번 실험을 진행하면서, X-Y 특성곡선에서 기울기가 -1인 두 개의 접선에서의 값

리포트 | 2페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
디지털회로 실험 7-세그먼트 결과 레포트 (시뮬레이션)

7-세그먼트 디코더실험결과1. 실험과정 5.1과 같이 인코더를 설계하고 실험과정 5.2의 결과에 따라 진리표를 나타내시오.4진수BA000101210311 4진수 0일 때 논리회로 ... 시물레이션 4진수 1일 때 논리회로 시물레이션 4진수 2일 때 논리회로 시물레이션 4진수 3일 때 논리회로 시물레이션2. 실험과정 5.4의 결과에 따라서 진리표를 만들고, 7 ... 그 림첫 번째 실험은 인코더를 설계하여 입력이 0,1,2,3일경우에 LED의 불이 들어오는지 확인하는 실험이다. 입력을 0,1,2,3으로 했을 때 각 A,B에서 00, 01,10

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.09

다운로드 장바구니
전자회로실험 - Digital Stop Watch1

축은 0.039에서 특성곡선과 부하선이 겹치므로 이 교차점이Q-Ponit가 된다.(2) 실험 2 : 클램프회로. (붉은선 입력, 흰선 출력)왼쪽회로와 같이 클램프회로를 구성 ... 을 확인할 수 있다.(3) 실험 3 : 클리프회로. (붉은선 입력, 흰선 출력)왼쪽 회로와 같이 클리퍼 회로를 꾸민뒤 오실로스코프로 저항에 걸리는 전압을 측정한 결과이다. 그래프를 보 ... 다이오드였으면 5V가 다걸렸겠지만 다이오드의 순방향전압(2.25V)가 있기 때문에 KVL에의해 전압강하가 일어나서 2.75V정도만 걸리게된다.(4) 실험 4 : 정류회로STEP1

리포트 | 7페이지 | 1,500원 | 등록일 2013.05.16

다운로드 장바구니
서강대학교 디지털논리회로실험 텀프로젝트

- 디지털논리회로실험 최종 보고서 ?Coffee House2013. 12. 17성 명소 속전자공학과학 년학 번지 도 교 수김영록 (인)0. 목차1. 서론2. 본론(1) Block ... 고 싶을 때 이 button을 사용할 수 있도록 하였다. 이제 구체적인 회로에 대한 기능설명은 아래의 본론에서 하도록 하겠다.2.본론(1) 전체 block diagram전체 ... block것은 전체 block diagram으로 만들기 전 회로에서 진행해주었다. 왼쪽의 입력을 받아주는 부분에는 외부 clock을 받아주기 위한 clock을 제외하고 나머지 것들은 모두

리포트 | 36페이지 | 3,500원 | 등록일 2014.01.02

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 17장. MOD-N 카운터 결과레포트

논리회로실험 A반결과17장MOD ? N 카운터5조이름학번실험일15.06.09제출일15.06.19브레드 보드 전압 : 4.91V실험에 사용된 기기 및 부품 : 오실로스코프, SN ... 74LS163AN, HD74LS04P, 직류전원공급장치,HD74HC08P, HD74LS00P, 디지털 실험장치, 330L 저항실험 17.2 74163을 이용한 MOD ? 3 카운터 ... 이 됨을 알 수 있다.실험 17.3 74163을 이용한 MOD ? 5 카운터(1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 5 카운터 회로의 회로도

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트

논리회로실험 A반결과7장가산기와 감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V실험 7.4 전가산기 회로다음 전가산기 회로를 결선하고, 출력 S와C ... 다.THEREFORE A+B+CI=S+C0A=0,B=1,CI=1 이라면 0+1+1=10이므로 자리올림 BO=1, S=0이다.실험 7.5 반감산기 회로(XOR 사용)다음 반감산기 회로를 결선 ... =1, B=1이다.실험 7.8 전감산기 회로다음 전감산기 회로를 결선하고, 출력 D와B _{0}을 측정하여 표를 완성하라.입력출력(D)출력(B _{0})XYB측정값논리값측정값논리값

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 예비레포트

논리회로실험 A반예비 레포트15장비동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 비동기식 카운터의 회로구조와 동작 ... 플립플롭에서 Q출력을 설계한 회로이다.그레이코드 카운터그레이코드 카운터란 동시에 하나의 비트만 변하지 않게 코드를 할당해서 디코드시의 스태틱 하자드 (단시간의 스파이크장의 잡음 ... 의 플립플롭으로 이동해 가는 회로가 기본이 된다.링 카운터링 카운터란 특정 초기치를 플립플롭에 적재해서 플립플롭의 비트열을 클럭 펄스마다 이웃의 플립플롭으로 이동해 가는 것이다.존슨

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
[디지털회로실험]가산기

예비보고서실 험 주 제 :실험2.가산기과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목: 가산기2.관련 이론가산기란?이진수의 덧셈을 하는 논리 회로이며 디지털 회로 ... , 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.입력신호 전압의 덧셈을 출력하는 디지털 ... 기 때문에 단수를 크게하는 자리올림수 신호 (캐리어 신호)의 부분을 따로 계산하여 단수를 줄이는 방법이 자주 행해진다. 이 자리올림수 신호를 다른 논리회로로 생성하는 방법을 자리올림수 예측 (영어: carry look ahead)라고 부른다.3.실험의 이론적 결과

리포트 | 4페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
[디지털회로실험]멀티플렉서

예비보고서실 험 주 제 :다중화기 및 역 다중화기과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목: 다중화기(multiplexer) 및 역다중화기 ... 을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. 그림에 1-to-4 디멀티플렉서 회로를 나타내었다.3.실험의 이론적 결과(1) 32대1 ... 함수의 구현멀티플렉서의 논리도표를 조사해 보면, 원래 회로내의 OR게이트를 포함하는 디코더임을 알 수 있다. 함수의 최소항은 선택입력에 연결된 회로를 통하여 멀티플렉서에서 생성

리포트 | 5페이지 | 1,500원 | 등록일 2008.09.20

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기