"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 201-220 / 545건

서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... adder 설계 및 검증1. ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)

in Verilog2. Verify designed sequential circuits with their test fixtures 3. Practice how to manage c

Non-Ai HUMAN
| 리포트 | 22페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
SK하이닉스 경력직 자소서

합니다. 기타사항으로는, Verilog HDL, SystemC, Python을 기반으로 한 하드웨어 및 알고리즘 설계 경험이 풍부하며, Cadence 및 Synopsys 기반 시뮬레이션

자기소개서 | 4페이지 | 3,800원 | 등록일 2025.05.18

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 9.LCDs - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various circuits in Verilog & verify circuits with their test fixtures 2. Practice ... how to control LCD[Liquid Crystal Display] in Verilog.3. Learn how to design circuits to control LCD ... .배경 이론 및 사전 조사 [1] Design Verilog modules for in-lab examples and explain how they works.1. [실습 1

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 5.Combinational-2 - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various combinational logic circuits in Verilog & verify circuits with their test

Non-Ai HUMAN
| 리포트 | 25페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) 계산기 프로젝트 팩토리얼 및 quiz mode 포함

Final Project ReportTitle: Calculator담당 교수정 진 성담당 조교정 재 연실 험 일2017. 12. 12학 번이 름table of contents< Abstraction > ∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙..

Non-Ai HUMAN
| 리포트 | 35페이지 | 20,000원 | 등록일 2020.12.22

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

implementation: ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation ... : ‘Verilog Test Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new s

Non-Ai HUMAN
| 리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 7.Sequential-2 - 예비+결과+성적인증 (서울시립대)

Non-blocking assignment가 연산이 동시에 진행되어 사실상 1clk 전의 상태를 이용한 연산이라는 점을 활용한다. Asynchronous input을 synchronous inverting하면 연산이 진행되기까지 시간차가 생기는데, 이를 non-bloc..

Non-Ai HUMAN
| 리포트 | 11페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

에서 비용이 적게 드는 장점이 있다• 설계방법(Flow)PGA의 동작 정의를 위해서 사용자에게 하드웨어 기술 언어 (HDL)나 도면 설계를 제공하고 있다. 일반적인 하드웨어 기술 언어 ... 설계 흐름에서 FPGA 응용 개발자는 설계과정을 거치며 여러 단계에서 설계를 시뮬레이션할 것이다. 초기에 VHDL이나 Verilog (베릴로그)로 된 RTL 기술은 시스템

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

카이스트 한국과학기술원 KAIST [반도체시스템공학과] 자기소개서와 면접자료

, Python, Verilog HDL 등 여러 언어를 학습했고, 데이터 분석이나 간단한 회로 시뮬레이션, FPGA 실습 등 다양한 프로젝트에 활용했습니다. 한 번은 팀 프로젝트

자기소개서 | 7페이지 | 3,000원 | 등록일 2025.09.08

다운로드 장바구니
판매자 표지

한양대학교 융합전자공학부 학업계획서

하려 합니다. 이를 위해 MATLAB과 Verilog HDL을 활용한 시뮬레이션을 수행하고, 결과를 실제 칩 설계 환경에서 검증할 예정입니다. 실험 과정에서 수집된 데이터를 통계

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.11.02

다운로드 장바구니
도루코 제품디자인(면도기) 직무 자기소개서와 면접자료

반도체 설계 관련 학부 연구프로젝트를 수행하며 하드웨어 설계의 전체 흐름을 직접 경험했습니다. 저전력 MCU 설계를 주제로 Verilog HDL을 이용해 회로를 작성

Non-Ai HUMAN
| 자기소개서 | 8페이지 | 3,000원 | 등록일 2025.11.12

다운로드 장바구니
판매자 표지

울산과학기술원(UNIST) 유니스트 대학원 전기전자공학과 자기소개서

아 Verilog HDL을 사용해 디지털 필터를 설계하고, 신호의 왜곡을 최소화하는 방법을 연구했습니다. FPGA의 구조적 한계를 극복하기 위해 파이프라이닝 기법을 적용하면서 병렬

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.21

다운로드 장바구니
판매자 표지

연세대 일반대학원 시스템반도체공학과 학업계획서

이 있습니다. HDL(Verilog, VHDL) 기반 회로 설계와 검증 환경을 구축하고, 테스트벤치 자동화 및 알고리즘 기반 최적화 방법을 연구할 계획입니다. 이를 통해 반도체

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2025.11.01

다운로드 장바구니
판매자 표지

성균관대학교 일반대학원 전자전기컴퓨터공학과 학업계획서

을 개선할 수 있습니다. 이를 위해 Verilog HDL을 이용한 회로 설계와 병렬 연산 스케줄링 알고리즘을 결합하여, 연산 단위 간 지연(latency)을 최소화하는 실험을 진행

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.31

다운로드 장바구니
고려대 전기전자공학부 편입 학업계획

르하고, 수업 시간에 배운 개념을 실제 회로 설계, 시뮬레이션, 데이터 해석 등으로 연결하는 연습을 할 예정입니다. 특히 디지털 회로나 VLSI 설계 수업에서는 Verilog ... 나 HDL을 활용한 논리 회로 모델링을 배우고, FPGA나 시뮬레이터를 사용하여 하드웨어 수준의 이해를 심화하겠습니다.소자물성에 대한 관심도 크기 때문에 반도체공학 수업을 통해 PN접합

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2025.11.19

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기