• AI글쓰기 2.1 업데이트
  • 통합검색(2,249)
  • 리포트(1,906)
  • 자기소개서(320)
  • 시험자료(12)
  • 논문(4)
  • ppt테마(3)
  • 방송통신대(2)
  • 이력서(2)
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로및실습" 검색결과 201-220 / 2,249건

  • 중앙대학교 아날로그및디지털회로설계실습 설계실습 11. 카운터 설계 A+ 예비보고서
    11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... chattering 방지 회로에 대하여 학습한다.* 사용장비 오실로스코프(Oscilloscope) : 1대 브레드보드(Breadboard) : 1개 파워서플라이(Power s ... upply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수11-3 설계 실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22
  • [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 11. 카운터 설계
    한다. 또한 chattering 방지 회로에 대하여 학습한다.설계실습계획서2-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square ... 상태를 왔다갔다하면서 최종적이 상태에 도달하는 현상이 발생한다. 단순히 스위치를 키는 실습일 때에는 영향이 없을 수도 있지만 스위치를 클락 신호로 사용하는 회로에서는 문제가 발생할 ... 실습 11. 카운터 설계실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08
  • 12. Stopwatch 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.12.02(목)분반, 조**분반 ... 이론부, Digital Design 4 Ed.2. 실습 목적- Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해 ... , *조학번2*******이름***1. 실습을 위한 이론적 배경:Stopwatch 설계를 위해 높은 사양의 stopwatch 제작 이전에 부분 회로(sub-system)를 하나씩 완성
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
  • [A+]중앙대 아날로그및디지털회로설계실습 과제 4-bit Adder 회로 설계 (12주차)
    아날로그 및 디지털 회로설계실습12주차 4-bit Adder 회로 설계1.- 출력 f의 진리표를 이용한 부울 대수식- 출력 f의 Karnaugh map을 이용하여 간소화한 부 ... 울 대수식2.- XOR gate 74HC86 datasheetVcc : 14번 핀 , GND : 7번 핀3.- XOR gate 이용한 4-bit Full Adder 회로 (Pspice를 이용)
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
  • [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 10. 7-segment / Decoder 회로 설계
    실습 10. 7-segment / Decoder 회로 설계실습목적7-segment와 Decoder를 이해하고 관련 회로를 설계한다.설계실습계획서2-1 7-segment ... -Segment 구동 회로 설계Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계한다.
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08
  • A+ 중앙대 아날로그및디지털회로설계실습(결과)5. 전압 제어 발진기
    . 참고문헌(보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 46-50 ... 다.2. 실험결과5-4. 설계실습내용 및 분석5-4-1 설계한 전압제어 발진기 회로의 구현그림 5-1의 적분회로를 응용한 전압제어 발진기 회로를 구성하라.(OP amp의 공급전압 ... 실습 5. 전압제어 발진기(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약적분기 회로와 슈미츠 회로를 이용하여 전압제어 발진기(VCO
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10
  • [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계
    1. 실습을 위한 이론적 배경JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 와 K ... 는 JK F lip F lop 의 동작 방식과 동일하다4. 실습 계획서4.1 4진 비동기 카운터- 이론부의 그림 14-2의 비동기식 4진 카운터에 1Mhz의 구형파를 인가 ... 의 회로도를 그린다. 단 CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08
  • A+ 중앙대 아날로그및디지털회로설계실습(결과)6. 위상제어루프(PLL)
    게이트를 이용한 phase detector, loop filter로 위상 제어 루프 회로를 설계하였다. Vref에 5V의 구형파를 넣어주고, VCO의 커패시터 용량을 바꾸어 가 ... 된 이후 전자공학과 통신 분야에 폭 넓게 사용되어 왔다. 주기적인 신호의 위상이 흔들리지 않도록 조정점을 잡아주어 정확하게 고정시킨 주파수를 발신할 수 있다. 해당 회로의 중요성을 파악하고 커패시턴스의 변화에 따른 동작 주파수의 범위를 확인할 수 있다.
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10
  • [A+]중앙대학교 아날로그및디지털회로설계실습 7-segment / Decoder 회로 설계 과제
    문제 17-Segment LED의 특성을 확인하였을 때 Common Cathode type이라면, 7-Segment LED의 3번핀과 8번핀은 어디에 연결하여야 하는가?-> AnswerCommon-Cathode Type은 LED의 -극끼리 묶어 GND로 연결해주고 +극..
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
  • [예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)
    6-1. 실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.6-2. 실습 준비물부품 ... board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수6-3. 설계실습 계획서6-3-1 위상제어루프
    리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23
  • [A+]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트 과제
    문제 1NAND 게이트 소자만을 이용하여 XOR 게이트의 등가회로를 구성하시오.문제 24 x 2 인코더를 설계하시오.(Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며 3개의 입력만 회로에 사용)
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02
  • [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder
    1. 실습을 위한 이론적 배경:-부울 대수 : 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있으며 부울 대수에 나타날 수 있는 상수 값은 0과 1 뿐이다. 현대 ... 에서는 디지털 시스템의 수학적 바탕이 되었다.가) 연산자1. Complement : 보수라 부르며 A’이라 쓴다. A가 1이면 A’은 0값을 갖는다.2. OR : A+B로 표시하며 OR ... 이 성립한다. : 논리곱을 논리합으로 논리합을 논리곱으로 바꿔주는 법칙으로 NOR은 보수 입력의 AND 게이트로 나타낼 수 있다는 뜻이다.ㄴ4. 실습 계획서4.1 전가산기
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08
  • 실습2.Switching Mode Power Supply (SMPS) 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습
    2-1. 실습목적SMPS (Switching Mode Power Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양한다.2-3-3 ... PWM 제어 회로와 Boost Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.-스위칭주파수: 12.5kHz-입력전압Vi: 5V-출력전압Vo: 10VBoost
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.17
  • A+ 중앙대 아날로그및디지털회로설계실습(예비)6. 위상제어루프(PLL)
    6-3. 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.6-3-2 Datasheet사용 ... 에 따른 Vout 전압의 평균값 특성을 그리시오.6-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각 ... 하는단의 파형을 관찰하고 제시한다.Vc그림 6-2 위상제어루프 회로6-3-5 VCO의 Gain(A) Vc가 VDD/2일 때 VCO의 Gain(주파수 변화/Vc의 변화)은 얼마인지 결과
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2022.09.10
  • [A+] 중앙대 아날로그 및 디지털 회로설계실습 ADC/DAC를 이용한 입력신호 샘플링 필터링 및 출력 설계 실습
    예비보고서 5.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 5. ADC/DAC를 이용한 입력신호 샘플링, 필터링 및 출력 설계 ... 실습5-1. 실습 목적- I/O port, 하드웨어 인터럽트, 타이머 인터럽트, ADC, DAC 기능들을 통합하여 입력신호를 샘플링, 필터링하고 이를 출력하는 예제를 수행하여 AVR ... 마이크로 컨트롤러의 기본적인 기능 단위들을 연계하여 사용하는 방법을 습득5-2. 실습 준비물부품ATmega128A EVM1개5-3. 설계실습 계획서5-3-1. 표 5-1
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.01
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서9 4-bit Adder 회로 설계
    아날로그및디지털회로설계실습 05분반 11주차 예비보고서설계실습 9. 4-bit Adder 회로 설계9-3-1 (A)전가산기 진리표ABCinSCout0 ... )에 대한 2-level AND-OR 로직 회로(D)위의 회로를 XOR gate를 이용하여 간소화한 회로(E)위에서 구한 XOR gate를 사용해 간소화한 회로를 참고하여 만든 2-bit 전가산기 회로
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.10.09
  • [A+]중앙대 아날로그및디지털회로설계실습 과제 7-segment / Decoder 회로 설계 (13주차)
    아날로그 및 디지털 회로설계실습13주차 7-segment / Decoder 회로 설계 과제1.7-segment LED의 특성이 Common Cathode type이라면 접지
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
  • 중앙대학교 아날로그및디지털회로설계실습 설계실습 10. 7-segment Decoder 회로 설계 A+ 예비보고서
    10-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.10-2. 실습 준비물* 부품 저항 330Ω, 1/2W, 5% : 8개 ... 브레드보드(Breadboard) : 1개 파워서플라이(Power supply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수10-3 설계 실습 계획서
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22
  • 중앙대학교 아날로그및디지털회로설계실습 설계실습 12. Stopwatch 설계 A+ 예비보고서
    12-1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석 ... 하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. 12-2. 실습 준비물* 부품 Inverter 74HC04 : 8개 NAND gate 74HC00 : 3개 NOR gate
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22
  • [A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계
    을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9 ... -2-1 설계한 전가산기 회로의 구현 (2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로 ... 요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인
    리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 06일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:26 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감