"아날로그및디지털회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 결과 stopwatch 설계 래치와 플립플롭 smps 3.스텝모터 예비 카운터 설계 신호발생기

판매자 표지는 다운로드시 포함되지 않습니다.

"아날로그및디지털회로설계실습" 검색결과 181-200 / 705건

[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제

sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습12 Stopwatch 설계 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.12.XX(X)조 :X요일 ... X조학번 / 이름 : XXXXXXXX / XXX12-1. 실습 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 ... 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.12-2. 실습 준비물부품Inverter 74HC04: 8개NAND gate

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습5(전압제어 발진기) 예비보고서

예비보고서(설계실습 5. 전압제어 발진기)아날로그 및 디지털 회로 설계실습설계실습 5. 전압제어 발진기5-1. 목적 : 전압제어 발진기 (VCO : Voltage ... Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.5-2. 실습 준비물부품저항 100Ω, 1/2W, 5%3개저항 5.1㏀, 1/2W, 5 ... amp1개사용장비오실로스코프 (Oscilloscope)1대브레드보드 (Bread Board)1개파워서플라이 (Power Supply)1대점퍼선다수5-3. 설계실습 계획서5-3-1

리포트 | 14페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
아날로그및디지털회로설계실습 실습6(위상 제어 루프(PLL))예비보고서

예비보고서(설계실습 6. 전압제어 발진기)아날로그 및 디지털 회로 설계실습설계실습 6. 위상 제어 루프(PLL)6-1. 실습목적 : 위상 제어 루프 회로의 이론을 학습하고 간단 ... 한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.6-2. 실습 준비물부품저항 100Ω, 1/2W, 5%3개저항 1㏀, 1/2W, 5%2개 ... 다수6-3. 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.VCO의 출력 위상을 입력 신호

리포트 | 11페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭

8-1. 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.8-2. 실습 준비물부품NAND gate 74HC ... upply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수8-3. 설계실습 계획서8-8-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내 ... 고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.Ans.NAND 게이트로 구성한 RS래치 회로는 다음과 같다.

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 신호발생기

4-1. 실습 목적Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.4-2. 실습 준비물부품Op amp. (UA741CN ... (Bread board) : 1개파워서플라이(Power supply) : 1대점퍼선 : 다수4-3. 설계실습 계획서4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien ... bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오. 다이오드 달기 전과 후

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습6(위상 제어 루프(PLL))결과보고서

촬영한 사진들이다.2. 설계실습 내용 및 분석6-4-1 위상제어루프의 설계그림 6-2의 위상 제어 루프를 구성한다.(Op amp의 동작전원은 ±5V이고, Logic gate ... 한다.위상 제어 루프를 브레드보드에 설계한 사진→ 설계실습 책 그림 6-2를 참고하여 브레드보드에 위상 제어 루프를 설계하였다. 회로를 설계하는데 사용한 재료는 UA741, 74 ... 설계실습 6. 위상 제어 루프(PLL)요약이동 통신 등의 채널 설정에 주로 쓰이는 위상 제어 루프에 대해 실험을 하였다. 위상 제어 루프는 VCO의 직류 입력에 변조 신호를 인가

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
11. 카운터 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 11 결과보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-4. 설계실습 방법11-4-1 비동기 8진 카운터 ... 뿐만아니라 rising edge에서도 다음 숫자를 카운팅을 할 수 있는 것을 알 수 있다.11-4-2 비동기 및 동기 16진 카운터 설계(A) 설계실습 계획서를 참고하여 16진 비동기 ... 으로 작성하되, 다음 사항을 검토하여 작성하라.- 예상했던 대로 회로가 동작하지 않았을 경우, 그 이유를 설명하고 어떻게 문제를 해결하였는지 기술하고, 이 설계실습을 통하여 배운 점과 느낀 점 그리고 앞으로 개선할 점 등에 대하여 논한다.

리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 예비보고서11 카운터 설계

아날로그및디지털회로설계실습 05분반 13주차 예비보고서설계실습 11. 카운터 설계11-3-1- 4진 비동기 카운터 회로도- 파형Q1신호의 주파수 = 1/T1 = 1/2us = 0 ... .5MHz , Q2신호의 주파수 = 1/T2 = 1/4us = 0.25MHz11-3-2- 8진 비동기 카운터 회로도: CLK 입력을 switch로 설정하였고 변화하는 파형을 관찰 ... 가 바뀌도록 하였다.11-3-3- 10진 비동기 카운터 회로도: CLK 입력을 switch로 설정하였고 변화하는 파형을 관찰하기 위해 임의의 시간을 설정하였다. 출력부분에는 LED

리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
아날로그 및 디지털회로설계실습 5주차 전압제어 발진기 예비 리포트

설계실습 5. 전압제어 발진기요약: 슈미트 회로를 학습하고 슈미트 회로와 적분기를 이용한 전압제어 발진기를 설계했으며 Vc, Capacitor, 저항비 값을 바꾸 ... 며 Simulation해 보았다.서론: 슈미트 회로를 이론적으로 배우며 Orcad로 슈미트 회로, 슈미트 회로와 적분기를 이용한 전압제어 발진기를 설계했으며 PSPICE로 Simulation해보 ... = 200V/mVInput resistance = 2MΩ이 특성들에 맞게 설계하면 회로가 올바르게 동작할 것이다.Simulation tool (PSPICE)을 이용하여 슈미트 트리거

리포트 | 14페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
아날로그 및 디지털회로설계실습 1주차 초전형(Pyroelectric) 적외선 센서 과제

초전형 적외선 센서 과제UA741CP의 datasheet를 참고해서 아래 문제에 답하시오.Datasheet에서 Typical, =25 일 때 gain을 찾으시오. (찾아서 사진도 첨부하시오.) 에서 open-loop gain=A 라는 유한한 값을 가질 때의 gain을 ..

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)10. 7-segment Decoder 회로 설계

에 대해 배울 수 있었다. 회로를 설계하여 입력에 대한 출력을 확인해보고 올바른 회로를 설계하였다는 것을 알 수 있었다.실습을 진행해주신 조교님께 감사인사드린다.1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, 75-86 ... 설계실습을 통하여 무엇을 배웠는가?디지털 회로의 명확한 결과가 나오는 것이 매력적이라고 생각한다. 이번 실습을 통해 7-segment와 Decoder의 구조를 학습하고 역할 ... 실습 10. 7-segment / Decoder 회로 설계(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약 :7-segment

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습11 카운터 설계 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.12.XX(X)조 : X요일 X조학번 ... / 이름 : XXXXXXXX / XXX11-1. 실습 목적JK Flip Flop를 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작 ... 할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC73: 4개NAND gate 74HC00

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계

(A) 12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.[그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 ... [V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 Stopwatch 설계 예비보고서

를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. ... 크게 BCD to 7 Segment decoder 와 BCD 카운터, Binary 카운터 두 가지만 정리하겠다.BCD to 7 Segment decoder디지털 회로의 출력은 대 ... 를 선택하며 74HC192/193 칩은 up 카운트용 클럭 핀과 down 카운트용 클럭핀이 별도로 있어서 목적에 맞는 클럭 핀에 클럭을 인가하면 된다. 실습목적Stopwatch 설계

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 9. 4-bit Adder 회로 설계

실습 9. 4-bit Adder 회로 설계실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.설계실습계획서2-1 전가산기 설계(A) 전가산기 ... + ACi +BCi(C) 에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.(D) XOR ... gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
아날로그 및 디지털회로설계실습 6주차 위상 제어 루프(PLL) 예비 리포트

설계실습 6. 위상 제어 루프(PLL)요약: 이번 보고서를 통해 위상 제어 루프를 학습했다. 위상제어루프의 구조나 역할등을 확인하고 XOR을 이용한 위상검출기의 동작 ... 상 과 이 같을 때(High, Low 둘 경우 모두) 이 Low이고 다를 때 High이다.교재의 그림 6-2의 회로를 Simulation tool (PSPICE)로 설계한다. 이 ... 을 PSPICE를 통해 확인했으며 그 후 위상제어루프를 설계하고 파형을 확인했다. 그 후 대비 VCO의 주파수의 변화를 알아보았으며 Loop Filter의 1/2RC값을 바꿔 필터효과를 바꿔보

리포트 | 13페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서2 SMPS

3845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.- 출력전압 : 0 V ~ 10 V (peak to peak )- 스위칭 주파수 f : 12.5 kHz4-2 PWM ... 제어 회로와 Buck Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오. - -- 스위칭 주파수 : 12.5 kHz- 입력 전압 Vi : 5 V- 출력 전압 ... Vo : 2.5 V4-3 PWM 제어 회로와 Boost Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.- 스위칭 주파수 : 12.5 kHz- 입력 전압 Vi : 5 V110- 출력 전압 Vo : 10 V

리포트 | 11페이지 | 1,000원 | 등록일 2022.09.08 | 수정일 2022.09.14

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)4. 신호 발생기

(보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 44-45 ... 을 변화를 시키고, 다이오드를 추가하며 소자의 값을 조절하여 원하는 주파수와 크기를 설정하여 왜곡을 줄일 수 있다.2. 실험결과4-4. 설계 실습 내용 및 분석4-4-1 설계 ... 다.다이오드를 추가시키자 왜곡이 감소한 안정된 출력이 발생하였다. 발진주파수의 최대치 1.96kHz이다.4-5-2 설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기