테브난의 정리 실험 예비보고서

소개

기초전자공학실험 예비보고서
실험의 이론적 결과값 포함

목차

1. 실험 제목
2. 관련 이론
3. 실험의 이론적 결과

본문내용

실험 예비보고서
1. 실험 제목
테브난의 정리

2. 관련 이론
그림 7-1과 같이 임의의 회로망의 두 단자 a, b로부터 회로망을 본 임피던스가 Rab이고 a, b양단의 전압을 Vab 라고 할 때 7-1 (b)와 같이 부하 RL을 연결하면 부하에 흐르는 전류는 다음과 같이 된다는 것이 테브난 정리이다.
(7-1)

테브난 정리는 회로망 전체의 전압, 전류 상태를 구하지 않더라도 회로망 중에 있는 임의의 가지에서 부분의 전류값을 구할 수 있는 대단히 중요한 정리이다.
그림 7-2와 같은 회로에서 단자 a, b에서 본 임피던스는 Rab가 될 것이고, 단자 a, b양단의 전압은 Vab가 될 것이다. 또한 만일 단자 a, b에 부하 RL을 접속하면 부하에 흐르는 전류는 식 7-1과 같을 것이다. 따라서 그림 7-2와 같은 회로를 테브난 등가 회로라고 한다.

참고자료

· 없음