A+받은 카운터(계수기,COUNTER) 회로 결과보고서 PSPICE

Gauss53

개인인증 판매자스토어

최초 등록일: 2022.12.28
최종 저작일: 2022.11; 5페이지/ 어도비 PDF; 가격 ~~1,000원~~900원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

"A+받은 카운터(계수기,COUNTER) 회로 결과보고서 PSPICE"에 대한 내용입니다.

본문내용

1. 실험 장비
① 신호(함수) 발생기
② 직류 전원 장치
③ 오실로스코프
④ 프로브
⑤ 브레드 보드
⑥ 연결도선
⑦ BNC 코넥터-악어클립 케이블
⑧ JK flip-flop (HD74LS76AP)
2. 실험 내용 및 방법
계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용하면 N-bit의 계수기를 구성할 수 있다.
(1) JK flip-flop의 토글 동작
실험 22에서 다룬 JK flip-flop에서   두 입력을 모두 1로 한 경우 출력  는 이전의 출력과 반대값, 즉   로 바뀌는 것을 보았다. 그러나   입력이 1값을 계속 유지할 때 출력  의 상태가 끊임없이 바뀌어서는 안 된다. 따라서 JK flip-flop에는  또는  이라는 입력이 있어서 JK flip-flop은 이  입력에 동기되어 동작한다.    입력이 둘 다 1이고,  단자에 신호가 입력될 때 출력  의 상태가 이전의 값과 반대로 바뀌게 되는 데 이를 토글 동작이라고 한다. 계수기는 flip-flop의 토글 동작을 이용하는 회로이다. 그림 1은  입력을 갖는 JK flip-flop의 기호와 이 flip-flop의 토글 동작을 나타내는 파형을 도시한다.

참고 자료

전기전자기초실험 대한 전자공학회 편 청문각
HD74LS76AP PINOUT [http://www.datasheetcafe.com/7476-datasheet/]

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

A+받은 카운터(계수기,COUNTER) 회로 예비보고서 PSPICE 5페이지

이용한 계수기 회로의 동작을 이해한다.2. 실험 이론계수기는 입력되는 ... -f가 토글되는 2-bit 계수기 회로이다. 이때 첫 번째 출력.. ... . (2) 계수기의 기본 원리를 이해한다. (3) JK flip-flop을
[기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서 7페이지

Engineering 기초전자회로실험 Asynchronous Counter ... 을 바탕으로 작성되었으며, 보고서 평가 A+ 기초전자회로실험1 과목 A+ 받은 ... ), 타이머, 주파수 분주기, 주파수 계수기 등에 사용된다. 카운터는 동기
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서 7페이지

Engineering 기초전자회로실험 FPGA Board를 이용한 FSM 회로의 구현 ... 자료는 실제 실험을 바탕으로 작성되었으며, 보고서 평가 A+ 기초전자회로 ... , 주파수 분주기, 주파수 계수기 등에 사용된다. 카운터는 동기식 카운터
[예비레포트] Mod-n 카운터 8페이지

실험제목: Mod-n 카운터 실험방법 사용부품 전원공급기, 디지털 ... Edge 동기 Mod-16 카운터(실험3) 등의 특성과 내부 회로 ... 도를 확인하고 각 카운터들을 비교한다. 실험에 관련된 이론 동기/비동기 카운터
시립대 전전설2 Velilog 예비리포트 7주차 17페이지

카운터(UpCounter) = 계수기에 의해서 카운터 수를 증가해가는 ... 부 Subject 전자전기컴퓨터설계실험2 Professor Student ... Verilog HDL 실습 7주차예비리포트 Major 전자전기컴퓨터공학
[응용 전기전자 실험] D / A 변환기 예비보고서 7페이지

REPORT 제 목 : D/A변환기 과목 응용전기전자실험1 분반 목 ... 카운터로 작동하게 된다. 6. 전압 가산형 D/A 변환기 실험(4.4.1)의 ... 쓰인다. 병렬 변환법은 여러 개의 비교회로를 사용한다. 2) D/A 변환기
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서9 6페이지

. 학 부: 전자공학부 제출일: 과목명: 논리회로실험 교수명: 조교명: 분 ... 반: 학 번: 성 명: 전자공학부 실험9. Counter 1) 실험목적 ... 디코딩의 코드변환동작의 원리와 특성을 이해한다. 2) 실험이론 ※ 카운터
시립대_전전설2_Velilog_예비리포트_7주차 14페이지

) UpCounter 업 카운터(UpCounter) = 계수기에 의해서 카운터 수를 ... 부 Subject 전자전기컴퓨터설계실험2 Professor Student ... Verilog HDL 실습 7주차예비리포트 Major 전자전기컴퓨터공학
기초전자설계및실험 예비보고서 Mod N counter 8페이지

돌아가는 카운터이다.. 실험회로 및 시뮬레이션 결과 4.1)Mod-n ... =4561&m_search=%EC%B9%B4 예비보고서 기초전자설계및실험1 실험일: 2018년 11월 13 일 ... 실험 제목: Mod N counter 조: 이름: 학번: 실험에 관련된
서울시립대 전전설2 Lab-06 예비리포트 (2020 최신) 15페이지

출력된다. 동기식 계수기는 clock이 인가될 때마다 값을 증감하는 회로 ... 전자전기컴퓨터설계실험Ⅱ 예비리포트 Lab-06 Sequential ... 로 주파수 분주기, 타이밍 제어신호 생성 등에 활용된다. 동기식 계수기
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신) 21페이지

출력된다. 동기식 계수기는 clock이 인가될 때마다 값을 증감하는 회로 ... 전자전기컴퓨터설계실험Ⅱ 결과리포트 Lab-06 Sequential ... 로 주파수 분주기, 타이밍 제어신호 생성 등에 활용된다. 동기식 계수기
기초전기실험 예비보고서 DC15 R-L & R-L-C Circuits with a dc Source Voltage 4페이지

기초전기실험 예비보고서 DC15 R-L & R-L-C Circuits ... . 실험 목적 - 정상 상태의 dc 회로에서 인덕터의 반응에 따른 결론을 ... 입증한다. - 정상 상태의 같은 dc 회로에서 축전기와 인덕터의 특징에
논리회로실험 프로젝트 2, stop watch 설계 14페이지

논리회로설계실험 프로젝트 #2 Stop watch 설계 1. 설계 목표 ... 이름이 붙여졌다. 육안으로 확인 할 수 있어 단순하기 때문에 전자 회로 ... 상태가 돌아올 때까지의 상태 수를 Counter 계수라고 한다. 10진
Fe(CN)63- 의 Voltammogram 작성 및 자료 해석 예비보고서 19페이지

실험을 통하여 이론에 대한 이해를 증진시킨다 ... 응용한다. Ⅱ. 실험원리 1. 전기화학(Electrochemistry ... ) 전지는 화학에너지를 전기에너지로 바꾸는 장치인데, 전자의 이동이 수반되는
Fe(CN)63- 의 Voltammogram 예비보고서 19페이지

voltammetry의 기기 원리를 알고 실제 실험을 통하여 이론에 대한 이해를 ... electrochemical reaction에 응용한다. Ⅱ. 실험원리 1. 전기 ... 자발적으로 일어나면서 전극 간 연결된 도선으로 전자가 이동하면서 전기
전기회로설계실습 2학년 실습 결과보고서 / 11. 전기회로설계실습 공진회로(Resonant Circuit)와 대역여파기 설계 7페이지

하지 못해 아쉬운 실험이었다. 1. 서론 전자전기장비에 많이 응용되는 ... 전기회로 설계 실습 결과보고서 (설계실습 11. 공진 ... 회로(Resonant Circuit)와 대역여파기 설계) 0. 요약 RLC 공진회로