[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder

소개

"[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder"에 대한 내용입니다.

목차

1. 이론적 배경.
2. 실습 목적
3. 실습 준비
4. 실습 계획서
5. pspice 실습
6. 실습 활용
7. 건의 사항
8. 참고 자료

본문내용

1. 실습을 위한 이론적 배경:
-부울 대수 : 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있으며 부울 대수에 나타날 수 있는 상수 값은 0과 1 뿐이다. 현대에서는 디지털 시스템의 수학적 바탕이 되었다.
가) 연산자
1. Complement : 보수라 부르며 A’이라 쓴다. A가 1이면 A’은 0값을 갖는다.
2. OR : A+B로 표시하며 OR gate와 같은 논리를 같는다.
3. AND : AB로 표시하며 AND gate와 동일한 논리함수이다.
나) 부울 대수의 기본 공리
1. 공리 1. : A는 0과 1 중 하나만 가지며 A’는 A의 보수 값을 갖는다.
2. 공리 2 : AND는 입력이 모두 1일 때, 출력이 1이 되는 논리함수이다.
3. 공리 3 : OR은 두 입력중 하나가 1이면 출력이 1이 되는 논리함수이다.
4. 공리 4 : 1의 보수는 0이고 0의 보수는 1이다.
다) 부울 대수의 기본 정리
1. 교환법칙/결합법칙/항등법칙/분배법칙이 성립한다.
2. Null 법칙이 성립한다. : A+1은 A가 무슨 값이든 항상 1을 갖고 A*0은 A 값 상관없이 항상 0의 값을 갖는다.
3. 보수법칙/멱등법칙이 성립한다 : A+A=A/A+A’=1.
4. 드 모르간 법칙이 성립한다. : 논리곱을 논리합으로 논리합을 논리곱으로 바꿔주는 법칙으로 NOR은 보수 입력의 AND 게이트로 나타낼 수 있다는 뜻이다.ㄴ

<중 략>

4. 실습 계획서
4.1 전가산기 설계
A 전가산기에 대한 진리표를 작성한다.
B Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다.
C 에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 ORAND(NOR-NOR)로직 회로를 설계한다.
D XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.
E 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

참고자료

· 아날로그 및 디지털 회로 설계 실습 이론부
· https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0