베릴로그 Fulladder

목차

없음

본문내용

설계 개요 :
전가산기 설계 전 aldec툴을 익히면서 예제로 설계했던 반가산기 이전 단에서 올라오는 캐리를 고려하지 않음.
가산기를 여러 개 연결하려면 각 가산기의 입력에는 데이터 비트 뿐만 아니라 이전 단의 캐리까지 더해져야함. 지금 설계하는 전가산기가 이전 단의 캐리까지 입력에 포함하는 회로라고 볼 수 있음.
반가산기는 입력 2비트 및 출력 2비트로, 입력캐리까지 3비트 덧셈 연산을 위해선 전가산기가 반드시 필요함.
설계 대상 전체 회로구조 :

<중 략>

기능설명 :
첫 번째 반가산기에서 두 입력 A, B를 더하고, 두 번째 반 가신기에서 첫 번째 반가산기의 덧셈 결과와 또 다른 입력인 캐리 Cin을 더함. 첫 번째 혹은 두 번째 반가산기 중의 어느 하나에라도 캐리가 있으면 최종 출력캐리 Cout이 발생. 3개의 입력 비트들의 합을 계산하는 조합회로이며 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 논리회로를 aldec을 이용해 설계.
A와 B를 첫 번째 반가산기에 연결하고 그 출력값을 두 번째 반가산기의 입력에 연결. 그 후 두 번째 반가산기의 다른 입력에 Ci을 연결하여 XOR게이트를 통과시켜 두 번째 반가산기의 출력값 S값을 만듬. 자리올림수 출력인 Cout은 두 반가산기의 자리올림수 출력을
OR연산 하면됨. '1'값이 홀수개인 경우에 xor의 출력이 '1'.

<중 략>

소스코드 설명 :
반가산기가 2개로 연결되어 있기 때문에 한 번에 처리할 수 없음.
따라서 wire변수로 중간에 값을 잠시 가지고 있어야 하기 때문에 tmp1,tmp2,tmp3변수를 사용.
i)첫 번째 반가산기의 A+B 의 AND연산한 값을 tmp1에 받아둠.
ii) 첫 번째 반가산기의 A+B 의 XOR연산한 값을 tmp2에 받아둠.
iii) 회로 그대로 봤을 때, A+B 의 XOR연산한 값을 tmp2와 입력 Cin변수를 AND연산하여 tmp3에 받아둠.
iv) 중간중간에 있는 값을 다 받아두었기 때문에 회로 그대로
연산진행.

참고자료

· 없음