전자회로 실험 )op-amp 특성 측정 예비 보고서

소개

피스파이스 시뮬레이션 포함

목차

1. 관련 이론
2. 실험 예비 보고
3. Simulation
4. 데이터시트

본문내용

1. 관련 이론
1.입력바이어스 전류
실제 Op Amp에서는 약간의 바이어스 전류가 흘러야 한다.

<중 략>

3. 입력 오프셋 전압
실제 연상증폭기는, Op Amp를 구성하는 내부 회로 소자간의 특성 차이로 인해 2개의 Op Amp 입력 단자간의 전압차이가 0 V 임에도 불구하고 출력 전압이 0 V가 되지 않는 결과가 발생한다. 따라서 출력 전압을 0 V로 조정하기 위해서는 2개의 입력 단자간의 전압 차이를 0 V가 아닌 다른 값으로 설정해야 하는데, 이 값을 Op Amp의 입력 오프셋 전압이라고 한다.

<그림2. Op Amp의 주파수 특성>

Op Amp의 입력 신호가 교류 신호일 그림에서 보는 바와 같이 낮은 주파수 대역에서는 개루프 전압 이득이 매우 높지만, 점 A가 지나면 20 dB/decade 의 비율로 떨어짐을 알 수 있다. 전압 이득이 떨어진다는 것은 그 만큼 이상적인 Op Amp 특성과는 달라진다는 것을 의미한다.

4. 슬루 레이트

<그림3. 슬루 레이트에 의한 영향>

Op Amp에서 슬루 레이트란 출력 전압이 얼마나 빠르게 변할 수 있는 지를 나타내는 양이다.
그림3은 슬루 레이트의 영향을 보여주는 전압 종속(voltage follower) 회로이다. 그림에서 보는 바와 같이 전압 종속 회로의 입력 신호는 진폭이 인 정현파이다. 만약 이 정현파의 주파수가 슬루 레이트보다 빠르다면 출력 신호 는 입력 정현파의 변화를 제때 따라갈 수 고 왜곡이 발생한다. 그래서 그림에서 보는 바와 같이 출력 신호 는 삼각파에 가까운 모양을 갖고 되고 진폭도 입력 신호의 진폭보다 작게 된다.

3. 실험 예비 보고
3.1. 대표적 Op Amp인 의 데이터 시트를 참조하여 입력 바이어스 전류, 입력 오프셋 전류, 입력 오프셋 전압, 주파수 특성, 슬루레이트에 대한 특성을 조사한다.

입력-바이어스 전류 : 80mA
입력 오프셋 전류 : 20mA
입력 오프셋 전압 : 2mV
슬루테이트 : 0.5V/us

중간 대역에서의 전압 이득(A)은 100,000이고 차단 주파수 fc이상에서의 전압 이득(A)은 20dB/decode의 비율로 감소한다.

참고자료

· 없음