09-전자회로실험-예비보고서

목차

1. 실험 목표
2. 예비 이론
3. 예비 보고 사항
4. 실험 과정
5. 참조 문헌

본문내용

1. 실험 목표
아날로그 회로에서 사용되는 연산 증폭기의 동작 원리를 이해하고 설계할 수 있다.
연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 미분기, 적분기 등의 피드백 회로를 구성하고 그 특성을 이해할 수 있다.

2. 예비 이론
(1) 비반전 증폭기와 반전 증폭기
① 동작 원리 : 아래의 [그림 1]과 [그림 2]는 각각 비반전 증폭기와 반전 증폭기의 회로를 나타낸다. 이 때, 연산 증폭기의 전압 이득 을 무한대라 가정하면, 가상 단락의 개념을 이용하여 가 되고, 이를 통해 비반전 증폭기와 반전 증폭기의 전압 이득을 아래의 식과 같이 구할 수 있다.

<중 략>

미분기 회로 : 위의 [그림 6]은 복소수 임피던스를 이용한 피드백 회로로, 미분기 회로이다. 이 때, 입력과 출력 사이의 전달 함수는 아래의 식을 통해 구할 수 있다. 아래의 [그림 7]은 주파수에 따른 전압 이득의 그래프로 저주파에서 전압 이득이 감쇄되는 특성을 볼 수 있다.

<중 략>

(1) 실험 회로 1에서 이상적인 연산 증폭기와 실제 연산 증폭기일 경우, 입력과 출력 사이의 전달 함수를 구하시오. 또한 PSpice를 이용해서 (a) , , (b) , 인 경우, 전압 이득을 구하시오.
- 실험 회로 1에서 연산 증폭기가 무한대의 전압 이득을 갖는다면, 가상 단락의 개념을 이용하여 다음과 같은 전압 이득을 구할 수 있다.

<중 략>

(1) 실험 회로 1과 같이 반전 증폭기를 구성하고 , 으로 설정한다. 연산 증폭기의 양의 단자에 공통 모드 전압을 인가하고, 반전 증폭기의 입력에 주파수가 인 사인파를 인가하되 크기를 0mV에서 100mV까지 20mV 간격으로 바꾸면서 인가한다. 출력 전압의 크기를 측정하여 [표 18-1]에 기록하고, 전압 이득을 구하시오. 또한 연산 증폭기의 음의 단자의 DC 전압을 측정하여 [표 18-1]에 기록하시오.
(2) 실험 절차 (1)에서 저항을 , 으로 교체하고, 나머지는 동일하게 측정하여 [표 18-1]에 기록하시오.
(3) 실험 회로 2와 같이 비반전 증폭기를 구성하고 , 으로 설정한다. 음의 단자에 공통 모드 전압을 인가하고, 비반전 증폭기의 입력에 주파수가 인 사인파를 인가하되 크기를 10mV에서 110mV까지 20mV 간격으로 바꾸면서 인가한다.

참고 자료

이강윤 지음 [단계별로 배우는 전자 회로 실험] 제 1판 한빛 미디어 p.343 ~ 354 (연산 증폭기 응용 회로 1), p.355 ~ 364 (연산 증폭기 응용 회로 2)
Adel S. Sedra, Kenneth C. Smith 지음 [Microelectronic Circuits] 제 6판 한티 미디어 p.88 ~ 163 (연산 증폭기)