제어공학실험 가산증폭기 PSPICE 실험

소개

전기전자실험, 제어공학실험에 쓰이는 가산증폭기 회로- 이론과, 실험, 피스파이스 를 작성하였습니다.

목차

1. 실험 목적
2. 기본 이론
3. 실험 회로
4. 사용기기 및 재료
5. 실험 결과
6. 실험 소감

본문내용

1. 실험목적
- 연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.

2. 기본이론
- 2개 이상의 신호전압을 대수합 또는 차이를 얻는 회로이다. 다음 그림에서 까지 n개의 신호전압을 저항 를 통하여 합성하여 연산증폭기의 반전입력 단자에 인가하고, 저항 로 부궤환을 걸어 출력을 얻으면 출력전압은 각 신호전압의 크기를 합한 결과가 된다.

<중 략>

1) 첫 번째 반전가산기 회로에서는 입력전압의 2배에 해당하는 출력을 나오게 되는데, 첫 번째 단에서 버퍼를 사용하였다. 그 이유는 버퍼를 사용하지 않으면 출력단에서 바라 본 입력단 임피던스가 ,의 병렬합성저항으로 보이기 때문에 버퍼를 사용하였다.

2) 두 번째 반전가산기 회로를 살펴보면 첫 번째 증폭기에서는 비반전 가산기 회로로써 두 번째 증폭기의 입력중 하나를 2배로 증폭시켜준다. 두 번째 증폭기에서는 처음 입력과 증폭된 입력을 반전 가산하는 회로로 처음 입력에 비해 반전된 3배의 출력을 내게 된다.

* 본 자료는 표와 그림 위주로 구성되어 있습니다.

참고자료

· 없음