아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

소개

아주대 논리회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
래치와 플립플롭(Latch & Flip-Flop)예비보고서 관련 레포트입니다.
많은 도움 되시길 바랍니다.

목차

1. 이론
(1) Flip-flop(이하 F/F)
(2) R-S F/F (R-S Latch with Enable)
(3) D F/F
(4) J-K F/F

2. 예비보고서 문제
(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.
(2) Master-slave clocked F/F에 대해 설명하고 NAND gate를 사용하여 J-K F/F을 구성하고 동작을 설명하라.
(3) T F/F (toggle F/F)을 구성하고 그 동작을 설명하라.
(4) Latch와 flip-flop의 차이점을 설명하라.

3. 실험 시뮬레이션
(1) 예비과제 (1)에서 구한 R-S latch를 구성한 후 출력을 측정하라.
(2) 클럭 입력을 가진 R-S F/F을 구성한 후 출력을 측정하고 결과를 검토하라.
(3) 예비과제 (2)에서 구한 J-K F/F을 구성한 뒤 출력을 측정하고 결과를 검토하라. 또 이결과를 7476 칩에 대한 측정 결과와 비교하라.
(4) 예비과제 (3)에서 구한 T F/F을 구성한 후 출력을 측정하라.

본문내용

● 이론

(1) Flip-flop(이하 F/F) : 두 가지의 안정 상태를 갖는 소자로서 외부로부터 신호가 인가되기 전까지 계속 현 상태를 유지하고 있으며, 또 외부의 신호 변화가 발생한 이후에도 하나의 안정된 상태로 남아있기 때문에 기억(memory) 소자로서 많이 사용된다. 이러한 특성으로 F/F는 순차회로(sequential circuit) 구성의 기본 요소가 된다.
- F/F의 종류 : R-S(Reset-Set), D(Data), T(Toggle), J-K F/F 등이 있다.

(2) R-S F/F (R-S Latch with Enable)
다음의 R-S F/F은 NAND 게이트로 만든 플립플롭 회로이다. 이 회로는 R-S latch의 기본 회로에 클럭 입력(c)을 추가하여 플립플롭이 한 클럭 펄스 발생 기간 동안에만 입력에 응답하도록 동작한다.

<중 략>

(4) Latch와 flip-flop의 차이점을 설명하라.

래치와 플립플롭의 가장 큰 차이점은 클락신호처리의 유무이다. 래치는 클락신호가 없이 입력에 따라 바로 신호가 출력되지만 플립플롭은 클락신호가 1일때만 입력의 신호를 처리하고 클락의 신호가 0일때는 신호를 처리하지 않는다. 그리고 플립플롭은 클락신호가 0에서1로 변화되는 시점과 1에서0이 되는 시점에만 데이터를 입력받아 출력 시킬수 있다. 그러나 래치는 입력신호에 바로 출력신호가 변화한다. 그리고 플립플롭은 edge-triggered방식이고 래치는 level-triggered 방식으로 동작한다.

참고자료

· 없음