전자회로실험 MOSFET 특성 및 동작원리

소개

전자회로 실험 과목의
MOSFET 특성 및 동작원리 예비보고서입니다.
많은 도움이 되기 바랍니다.

목차

1. 실험 목적
2. Common Source회로
3. Common Drain회로

본문내용

소신호 등가회로로 변환한 CS회로의 입력 부에서 바라본 저항, 즉 입력임피던스
Zin = R1//R2이고, 출력 부에서 바라본 저항, 즉 출력임피던스 Zout = RL//ro 인데 ro는 RL에 비해 매우 크므로 Zout = RL이다. 입력전압 Vin = R1//R2에 걸리는 전압 = Vgs, 출력전압 Vout = -gm*Vgs*(RL//ro) = -gm*Vgs*RL이다. 따라서 전압이득 Av = Vout/Vin =
-gm*RL이다. 전압이득의 부호가 이므로 위상은 180도 차이가 난다.C3가 있기 때문에 소신호 등가회로에서 저항 R3는 제거되지만, DC해석에서 저항 R3는 회로의 Q-point를 안정화 시키는 역할을 한다.

<중 략>

입력임피던스는 이론값으로 R1//R2인데 R1=4k, R2= 8k 일때 R1||R2 값은 2.6667k옴이다. 이것은 위의 피스파이스에서 구한 입력임피던스와 동일한 값이다. 출력임피던스는 Zout = 1/gm||Rs||ro인데 ro는 Rs에 비해 매우 크므로 무시되고, gm= 2kn(vgs-vt)이고, kn은 피스파이스에서 약 30mA/V^2이고, Vgs =2.0345, Vt=1.73 이므로 계산하면 gm =0.02007이다. 따라서 1/gm=49.82이고, Rs에 비해 매우 작으므로 Zout = 49.82옴이다 이것은 피스파이스로 구한 48.80과 거의 동일한 결과이다. 전압이득은 이론값으로 약 1이 조금 안되는데 위의 피스파이스 결과에서 거의 겹칠 정도로 동일한 값으로 나오는 것을 확인할 수 있으며, 낮은 출력임피던스와 어느 정도 높은 입력임피던스로 인해 전류이득이 매우 크게 나오는 것을 확인할 수 있다.

참고자료

· 없음