[Flowrian] Round-robin 방식 Arbiter 회로의 Verilog 설계 및 시뮬레이션 검증

소개

Arbiter 는 여러 개의 프로세서가 하나의 자원을 공유하는 경우 한 번에 하나의
프로세서만이 공유된 자원에 접근할 수 있도록 제어하는 회로이다.

Round-robin 방식이란 모든 프로세서에게 동일한 시간을 순차적으로 허용하는
방식으로서 어떤 프로세서에게도 우선권을 주지 않는 방식이다.

본 예제는 독립적으로 동작하는 3개의 프로세서가 하나의 RAM 을 공유해서 사용하는
경우인데 하나의 프로세서만이 RAM 을 사용할 수 있도록 중개해주는 Arbiter 회로를
설계한다. 하나의 프로세서만이 RAM 의 사용을 요구하는 경우는 그 프로세서가 RAM 에
접속할 수 있도록 하면 쉽게 해결된다. 그러나 여러 개의 프로세서가 동시에 RAM 의
사용을 요구하는 경우 한번에 하나의 프로세서만이 RAM 을 접근할 수 있도록 해야 한다.
만약 한 프로세서가 모든 작업을 끝낼 때까지 RAM 을 독점하면 다른 프로세서가
너무 오래 기다려야 하는 경우가 발생한다. 그러므로 일정한 시간 동안만
한 프로세서가 RAM 을 독점하도록 하는데 그 시간 내에 작업이 완료되지 않으면
작업을 중지시키고 다음 프로세서에게 RAM 을 사용할 수 있는 권한을 넘기게 된다.
이와 같이 3개의 프로세서가 순차적으로 RAM을 사용할 수 있는 three-way
round-robin arbiter 회로를 설계한다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

Flowrian / Verilog

본문내용

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.

- timer : 시간 측정 타이머
- ctrl : 동작 제어를 위한 유한상태머신
- arbiter : Arbiter 최상위 모듈

Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

참고자료

· 없음