부궤환 회로 & 연산증폭기 회로 설계보고서

소개

연산 증폭기 원리,연산 증폭기 시뮬레이션, 부궤환증폭기 원리,부궤환증폭기 시뮬레이션,연산증폭기를 사용한 가산기

목차

없음

본문내용

실험 1. 부궤환 회로
(1)-1. 연산 증폭기 원리
연산증폭기는 출력단으로부터 입력단에 부궤환을 걸어 응답특성을 외부에서 조절가능케한 직결합된 차동선형 증폭기로서 매우 높은 이득을 갖는다. 광범위하게 사용되는 연산증폭기는 가감산, 적분, 상수곱하기와 같은 수학적 연산 기능을 할 수 있다.
차동증폭기처럼 연산증폭기는 두 개의 입력을 가지고 있다. 반전 입력단과 비반전 입력단이 그것인데 -로 표시된 반전 입력단에 인가된 신호의 출력은 입력과 180도의 위상차를 갖는다. 또한 +로 표시된 비반전 입력단에 인가된 신호의 출력은 입력에 인가된 신호와 동일한 위상으로 나타난다. 그림 1-1은 일반적으로 쓰이는 연산증폭기의 회로 기호이다.
<그림 1-1 연산증폭기의 회로기호>
(1)-2. 연산증폭기 시뮬레이션(Pspice)

반전 연산증폭기의 회로를 구성한 뒤 simulation을 한 결과 입력 신호와 출력신호의 위상이 정확하게 반전되어있음을 확인할 수 있다. 즉 두 신호의 위상차는 180도이다. 또한 저항 Rr 에 따라서 변한 출력 값들을 비교해 봤을 때 이득이 서로 다른데 이는 입력저항과 반비례관계가 있음을 확인할 수 있다.
(2)-1. 부궤환증폭기 원리
<부궤환 루프를 나타내는 연산증폭기 회로>

참고자료

· 없음