입‧출력 시간차이를 이용한 전류 부스팅 구조를 갖는 DDI(Display Driver IC)용 저소비전력 고슬루율 CMOS 버퍼증폭기 설계에 관한 연구 (A Study on the Design of Low Power & High Slew Rate CMOS Buffer Amplifier for DDI with Current Boosting Structure Using Input-Output Time Difference)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 16권 / 1호 / 45 ~ 51페이지
· 저자명 : 김요섭, 손상희

초록

본 논문에서는 기존 소스 드라이버 IC에서 사용되는 출력 버퍼 연산증폭기를 대신할 수 있는 저소비전력 및 높은 슬루율을 갖는 CMOS 레일-투-레일 폴디드 캐스코드 연산증폭기를 제안하였다. 제안한 연산증폭기는 저소비전력과 높은 슬루율을 갖기 위하여 입/출력의 시간 차이를 감지하여 입력단에 바이어스 전류를 충/방전 시에만 전류를 부스팅하는 회로를 추가하였다. 제안한 회로는 레일-투-레일 입력단에 간단한 구조를 추가하여 전류 부스팅 구조를 대신할 수 있게끔 설계하였다. 제안한 연산증폭기는 TSMC 0.18um 공정을 이용하여 모의실험 하였고 그 결과 10nF의 부하커패시터를 기준으로 23V/㎲의 슬루율을 보였으며 이는 기존의 회로를 사용하였을 때에 비해 약 3배 향상된 수치를 확인할 수 있었다. 또한, 본 논문에서 제안한 회로는 기존의 전류 부스팅 회로를 가지는 증폭기와 비교하였을 때 전류부스팅에 사용되는 MOSFET의 개수가 적어 소요면적도 적을 것으로 예상된다.

영어초록

In this paper, we propose a CMOS rail-to-rail folded cascode operational amplifier with low power consumption and high slew rate to replace the output buffer operational amplifier used in conventional source driver ICs. The proposed operational amplifier detects the time difference between input and output in order to have low power consumption and high slew rate, and added a circuit that boosts the current only when the bias current is charged/discharged at the input terminal. The proposed circuit is designed to replace the current boosting structure by adding a simple structure to the rail-to-rail input stage. The proposed operational amplifier was simulated using a TSMC 0.18um process. As a result, the slew rate of 23V/㎲ based on a 10nF load capacitor was obtained, which was about three times higher than that of the conventional circuit . In addition, the proposed circuit is expected to have a small area due to the small number of MOSFETs used for current boosting when compared with the conventional amplifier with current boosting circuit.

참고자료

· 없음